在 PCB 设计中,等长走线主要是针对一些高速的并行总线来讲的。由于这类并行总线往往有多根数据信号基于同一个时钟采样,每个时钟周期可能要采样两次(DDR SDRAM)甚
2020-11-22 11:54
PCB上的任何一条走线在通过高频信号的情况下都会对该信号造成时延时,蛇形走线
2019-10-13 13:19
布线(Layout)是PCB设计工程师最基本的工作技能之一。走线的好坏将直接影响到整个系统的性能,大多数高速的设计理论也要最终经过Layout得以实现并验证,由此可见,布线在高速
2018-04-14 11:06
在PCB布局布线时,很多新人工程师可能会听见这种说法,类似于“PCB蛇形线越多,就显得板子高级”,虽然蛇形
2024-10-15 13:56
Tool 里选 Interactive length tuning 要先布好线再改成蛇形,这里用的是布线时直接走蛇形: 先 P->T 布线, 再 Shift A 切换成蛇
2022-08-04 08:55
FPC上的任何一条走线在通过高频信号的情况下都会对该信号造成时延时,蛇形走线的主要作用是补偿“同一组相关"信号
2018-08-14 11:27
有了单线的自动等长,那就肯定不会放过板上随处可见的差分了,看大招——Auto-interactive Phase Tune。现在板子的速率越来越高,板上的差分线也就跟着越来越多,对内等长的工作量自然就加大了。但是自从有了绕线新功能,就再也不担心
2018-10-19 15:33
对于PCB工程师来说,最关注的还是如何确保在实际走线中能完全发挥差分走线的这些优势。也许只要是接触过Layout的人都会了解差分走
2019-12-30 15:12
经常画高速板的同学都知道,10个高速板有9个要绕等长,而且内存出现的频率尤其频繁,整的现在画板子不绕两下都有点不习惯。好在上期给大家介绍了几种快的不能再快的绕
2018-11-11 10:55
布线(Layout)是PCB设计工程师最基本的工作技能之一。走线的好坏将直接影响到整个系统的性能,大多数高速的设计理论也要最终经过Layout得以实现并验证,由此可见,布线在高速
2019-07-01 15:24