• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • PCB的安全间距如何设计?

    最小不得低于4mil。最小线距,也是线线线到焊盘的距离。从生产角度出发,有条件的情况下是越大越好,比较常见的是10

    2020-08-07 07:41

  • PCB层数和过孔之间走线布线

    0.70mm。设置完成后焊接制作界面截图如下图所示。BGA焊盘设计(3)测量BGA引脚之间的间距为39.37mil(1.0mm),两个焊盘之间平行布线区域为19.2910mil。对角

    2020-07-06 15:58

  • AD18中PCB布线时网络间距边界的打开与关闭

    Altium Designer 18 PCB布线时网络间距边界的打开与关闭如图,在PCB布线时,软件可以显示网络的间距边界。那么如何打开该边界线呢?方法:打开优选项,在

    2019-07-10 07:26

  • 我的PCB线经验归纳

    :8mil~12mil;电源线为50mil~100mil。对数字电路的PCB

    2014-12-16 09:47

  • PCB差分走线的阻抗控制技术(二)

    就是一个典型的PCB板,上方是测试用的“Coupon”,下方是板子内部的真实走线。为了方便探头连接,测试点的间距一般做的很大,高达100mil(即2.54mm),已经大

    2019-05-29 07:49

  • PCB设计中的时钟线和布线规则

    一、时钟线要求 (1)时钟驱动器布局在PCB中心而非电路板外围,布局尽量靠近,走线圆滑、短,非直角、非T形,布线可选4~8mil,过窄会导致高频信号衰减,并降低信号之间

    2019-05-21 09:34

  • 针对PCB设计中由小间距QFN封装引入串扰的抑制方法

    一、引言随着电路设计高速高密的发展趋势,QFN封装已经有0.5mm pitch甚至更小pitch的应用。由小间距QFN封装的器件引入的PCB线扇出区域的串扰问题也随着传输速率的升高而越来越突出

    2022-11-21 06:14

  • pcb蛇形走线

    ,但蛇形走线并非起电感的作用,相反的,电感会使信号中的上升元中的高次谐波相移,造成信号质量恶化,所以要求蛇形线间距最少是线宽的两倍,信号的上升时间越小就越易受分布电容和分布电感的影响。 因为应用场

    2019-05-22 02:48

  • Altium Designer 10画PCB图增大走线和覆铜之间距离的方法

    如下图,在Altium Designer 10中画PCB图,放置了一个“多边形平面”的覆铜,我想知道,怎样增大走线和覆铜之间的空隙?

    2019-07-18 06:03

  • PCB电气安全距离的可制造性设计

    影响所设计PCB的生产成本、设计难度及设计的准确性,应严谨对待。1、安全间距规则PCB设计有相同网络间距、不同网络的安全间距

    2022-12-15 16:21