，通常它不需经过任何其它逻辑处理，因而其延时会小于其它相关信号。 高速数字PCB板的等线长是为了使各信号的延迟差保持在一个范围内，保证系统在同一周期内读取的数据的有效性(延迟差超过一个时钟周期时会错读
2019-05-22 02:48
线，通常它不需经过任何其它逻辑处理，因而其延时会小于其它相关信号。高速数字PCB板的等线长是为了使各信号的延迟差保持在一个范围内,保证系统在同一周期内读取的数据的有效性(延迟
2019-05-21 07:14
如图所示，两个射频信号要在混频器里面混频，但是那个信号到达混频器的时间不一样，国内有这种延迟线系统，可以调节射频信号的延迟吗？
2020-06-07 14:14
·····我对延迟线不太了解·那位大虾能够介绍一下·和使用方法·我要对一个信号进行几微秒的延迟·····用哪款型号的比较好·最好能够有使用方法·先谢谢了·
2011-09-05 09:16
时钟线，通常它不需经过任何其它逻辑处理，因而其延时会小于其它相关信号。 高速数字PCB板的等线长是为了使各信号的延迟差保持在一个范围内，保证系统在同一周期内读取的数据的有效性（
2020-07-14 18:02
时钟线，通常它不需经过任何其它逻辑处理，因而其延时会小于其它相关信号。 高速数字PCB板的等线长是为了使各信号的延迟差保持在一个范围内,保证系统在同一周期内读取的数据的有效性(
2018-08-30 10:14
时钟线，通常它?需经过任何其它逻辑处?，因而其延时会小于其它相关信号。 高速数字PCB板的等线长是为?使各信号的延迟差保持在一个范围内,保证系统在同一周期内读取的数据的有效性(
2018-09-20 11:05
线，通常它不需经过任何其它逻辑处理，因而其延时会小于其它相关信号。高速数字PCB板的等线长是为了使各信号的延迟差保持在一个范围内,保证系统在同一周期内读取的数据的有效性(延迟
2017-11-22 20:04
异步电路匹配延迟的延迟线如何设计能实现自适应连续地调整延迟长度。这是一个新的想法，希望有大神能和我一起讨论一下
2019-03-19 17:19
检测时，可通过测量亮度延迟线输入端与输出端之间的电阻值是否正常来判断其是否损坏。用万用表R×10 kΩ档测量亮度延迟线输入端与输出端之间的电阻值(正常值为30～40 Ω)。若测得阻值为无穷大，则表明
2021-05-24 07:43
