等长是PCB设计的时候经常遇到的问题。存储芯片总线要等长，差分信号要等长。什么时候需要做等长，
2014-12-01 11:00
PCB设计如何绕等长？阻抗会对信号速度产生影响吗？
2021-03-06 08:47
本期讲解的是高速PCB设计中DDR布线要求及绕等长要求。布线要求数据信号组：以地平面为参考，给信号回路提供完整的地平面。特征阻抗控制在50～60 Ω。线宽要求参考实施细则。与其他非DDR信号间距至少
2017-10-16 15:30
altuim designer 等长命令及技巧，小北PCB设计SAS等长命令：TR：单端线等长；TI ： 差分线等长；
2018-08-04 13:03
问题，在17.4的版本，OrCADCapture直接可以调用Constraintmanager约束管理，在电路设计的过程中就可以直接进行约束规则的设置，直接将设置号的规则同步到Allegro PCB文件里面
2020-07-06 15:00
PCB布等长线时，会设置等长规则，具体的长度是根据什么设置的呢？以最长的为依据还是芯片手册为依据呢？在这里抛砖引玉啦！！！
2016-01-09 20:54
如何使用参数化约束进行PCB设计？
2021-04-27 06:42
本帖最后由 山文丰 于 2020-7-14 14:32 编辑 1、为什么要等长，等长的重要性。在 PCB 设计中，等长走线主要是针对一些高速的并行总线来讲的。由于
2020-07-14 14:30
如下图所示：碰到这种情况该怎么办？等长约束规则中设置的是时间而非长度，难道与这个有关？
2017-12-18 20:18
我的AD9446的工作在LVDS模式下，请问对于AD9446（100MHz），LVDS信号线的PCB走线的差分对间等长有没有要求？（PS：16对差分线，都做等长好复杂）谢谢！
2023-12-18 06:26
