请教各位 我的差分对模型不对 我主要原理图中调整了管脚位置 请问这种情况怎么更新到PCB呢？我导入网表这个就是不变我的差分对模型不对 我主要原理图中调整了管脚位置 请问
2015-01-29 14:35
在原理图中有相同网络标号的更新到PCB图中会有白色连线像图中这种直接连接的就没有白色连线吗？
2016-02-12 22:52
请问，已经导入到PCB中了，。在原理图中更改了一个元件封装。如何同步到PCB中。
2019-05-10 07:35
我用的软件是altium designer summer09，我在原理图中把所有元件的名称修改了一下（后缀加了一个A，为了和另外一张原理图上的元件区别开），然后更新PCB
2015-03-21 09:55
原理图画出来了，更新PCB图出不来，封装也都设置了啊。
2011-07-04 11:33
PCB已经生成，并建了电源class，再次从原理图更新时，PCB为什么变绿了，class也没了
2019-06-26 05:35
请问版主：POWERLOGIC如何从原理图更新PCB？在画PCB过程中，发现原理图有的地方错了，如果重新导入网络表，那前
2008-11-04 22:19
pads layout更新了封装,怎么对应也更新pcb原理图
2014-12-08 16:04
`如图中所示，图中Cap pol1 和LED1的封装是一样的，开Cap pol1 封装弄错了，重新从原理图更新后，其封装颜色变灰黄色了，变成了bottom overla
2015-06-15 11:41
我使用的是AD9summer版，画的是STC12C60S2开发板，画好原理图后，编译后看消息没有错误提示，然后将原理图更新至PCB，
2019-07-09 04:36
