• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
  • 全部板块
    • 全部板块
大家还在搜
  • 做高精密多层PCB却不了解“合”?华秋电路带你“补补课”

    合线,合只能外发让他厂代工。而不少代工厂在设备、工艺上又存在诸多缺陷,导致合品质不可控,如:●厂家不配备热熔机、X-RAY钻靶机,通过铆合工艺合,层间对位精度

    2019-09-17 09:47

  • PCB设计的电源降是什么?

    PCB设计中,电源是不可忽略的一个话题,尤其是现在很多产品的电源电压越来越低,电流越来越大,动辄几百安培,所以现在大家对电源完整性也就越来越关注,这篇重点讲下电源降的一些问题。

    2019-08-07 06:45

  • LV程序---联合时频分析

    LV程序---联合时频分析

    2012-08-11 16:17

  • PCB接孔和过孔的孔径和公差要求相同,制造时有何影响

    PCB中19.7mil的成品孔径包括接孔和过孔。光绘中设计为双面阻焊覆盖的我司认为是过孔,但是所有的孔径公差都要求为+-2mil.这个公差要求太严,会导致加工时间变长和成本增加。 工厂发出来的工程确认

    2024-11-19 15:39

  • 运行综合时Vivado崩溃

    亲爱的大家,我现在正在使用Vivado 2013.3。我试图将PL结构时钟从1 MHZ更改为500KHZ。 (1 MHZ下没问题)但是,Vivado在运行综合时崩溃了。对我来说减少PL结构时钟非常重要,因为我打算在一个时钟周期内收集更多的XADC数据。我该怎么办?谢谢!

    2020-03-25 08:40

  • Synplify Pro综合时遇到的问题?

    之前在ISE上综合过,没报错,综合成功,当我用Synplify Pro重新建立工程,添加相同的.v文件,综合时,居然报错了。不知为什么,求知道的解答一下吧!报的错误如下图:[p=30,2,left]

    2015-10-19 22:09

  • 接器件的高速PCB,为何不建议做喷锡工艺

    大,容易导致焊点表面不平整,或孔径变化过大,甚至出现喷锡堵孔的不良现象PCB工厂在做喷锡工艺时,通常会下如下警示:小于0.5mm的孔都有堵孔的风险,并且喷锡板的件孔都有孔小的风险,但是我们大部分

    2022-04-19 11:27

  • 使用串口空闲中断和DMA配合时会出现哪些问题呢

    使用串口空闲中断和DMA配合时会出现哪些问题呢?怎样去解决这些问题呢?

    2021-12-09 07:21

  • 怎么让定子上的线圈产生切合时机的磁场呢

    什么是无刷直流电机?无刷直流电机的优点有哪些?马达的反电动势是怎么产生的?怎么让定子上的线圈产生切合时机的磁场呢?

    2021-08-12 07:13

  • PCB变形的原因及改善

    =3.75mm  此时由于半固化尚在自由状态,两种芯板一长一短,互不干涉,尚未发生变形。  见图2,合时会在高温下保持一段时间,直到半固化完全固化,此时树脂变成固化状态,不能随意流动,两种芯板结

    2018-09-21 16:30