可控信号延时电路内容及要求对输入信号进行延时输出，延时量由输入控制量决定。（1）4bit数据，8bit
2012-11-07 12:06
做一个实时图像处理系统要求信号通过均值滤波器后，与原信号相减求绝对值但是信号通过均值滤波器时产生了一定的延时（不确定延时
2012-04-11 19:54
如果时钟进入FPGA后经过一段组合逻辑才上时钟网络, 会存在一定的延时. 综合布线后会出现信号输入延时为负值, 意味着信号比时钟先到达触发器. 那么, 怎样通过约束文件
2019-08-21 05:55
CAN收发器的改良和隔离器件引入，大大提高了通信的可靠性，但同时也引入了额外的延时，导致通信距离变短，或总线错误帧增加，本文以1Mbps波特率下的应用为例，对CAN总线信号延时做简要分析。
2019-07-19 07:02
你好，我这边希望可以实现模拟信号的延时，延时时间在10ns以上，ADI这边有没有成熟方案。有的话最大延时可以做到多少。谢谢，期待你的回复。
2019-02-18 13:55
在设计中, 往往需要对某个信号做一定（任意长）的延时, 有没有好的方法来实现？而不是采用类似移位寄存器的方法来延时.
2019-09-19 04:23
ADAU1445芯片是否有对信号延时处理的能力？
2023-11-30 06:02
将FPGA与PCB连接起来进行测试，开关信号没有输出，但是将PCB去掉后再测试，开关输出信号又能测到了，每次一连接PCB
2017-10-16 15:57
请高手设计：当输入为0V时，延时0.5-10秒（电位器可调）后输出为0V（在延时中若输入为0V断开，延时无效）。输出为0V后延时1-10秒（电位器可调）断开，输出有0V
2015-05-12 19:34
大家好，请教一个问题，有没有对100MHZ信号延时的DLL器件或者是参考电路。能通过编程实现0至100纳秒的延时。最小延时单位亚纳秒级。
2020-01-17 18:44
