规则一：高速信号走线屏蔽规则 如上图所示： 在高速的PCB设计中，时钟等关键的高
2020-02-14 11:53
由于 PCB 板的密度越来越高，许多 PCB LAYOUT 工程师在走线的过程中，较容易出现一种失误，即时钟信号等高速信
2024-01-08 15:33
布线（Layout）是PCB设计工程师最基本的工作技能之一。走线的好坏将直接影响到整个系统的性能，大多数高速的设计理论也要最终经过Layout得以实现并验证，由此可见，
2019-07-01 15:24
本文主要详解PCB设计高速模拟输入信号走线，首先介绍了PCB设计高速模拟
2018-05-25 09:06
PCB走线策略 布线（Layout）是PCB设计工程师最基本的工作技能之一。走
2006-09-25 14:11
规则一：高速信号走线屏蔽规则 在高速的PCB设计中，时钟等关键的高速信
2017-11-25 07:43
在高速的PCB设计中，时钟等关键的高速信号线，走线需要进行屏蔽处理，如果
2019-03-15 14:05
在高速的 PCB 设计中，时钟等关键的高速信号线，走线需要进行屏蔽处理，
2024-01-10 16:03
在多层PCB尤其是高速PCB中，经常将介质之间的若干个金属层（Plane）分配给电源和地（PoweriGnd）网络。这样PCB上的
2023-08-28 14:53
3－W原则就是让所有的信号走线的间隔距离满足：走线边沿之间的距离应该大于或等于2倍的走线宽度，即两条
2023-08-29 14:39
