在 PCB 设计中，等长走线主要是针对一些高速的并行总线来讲的。由于这类并行总线往往有多根数据信号基于同一个时钟采样，每个时钟周期可能要采样两次（DDR SDRAM）甚
2020-11-22 11:54
经常画高速板的同学都知道，10个高速板有9个要绕等长，而且内存出现的频率尤其频繁，整的现在画板子不绕两下都有点不习惯。好在上期给大家介绍了几种快的不能再快的绕等长的方法
2018-11-11 10:55
在当前的PCB 设计当中，对于走线长度的要求越来越多。Expedition PCB 自动调线的功能强大。在PCB 的设计当中若能
2018-05-15 10:49
布线（Layout）是PCB设计工程师最基本的工作技能之一。走线的好坏将直接影响到整个系统的性能，大多数高速的设计理论也要最终经过Layout得以实现并验证，由此可见，布线在高
2019-07-01 15:24
在高速的PCB设计中，时钟等关键的高速信号线，走线需要进行屏蔽处理，如果没有屏蔽或只屏蔽了部分，都会造成EMI的泄漏。建
2019-03-15 14:05
在高速的PCB设计中，时钟等关键的高速信号线，走需要进行屏蔽处理，如果没有屏蔽或只屏蔽了部分，都是会造成EMI的泄漏。
2019-12-16 14:52
GHz速率级别的信号算高速？ 传统的SI理论对于高速信号有经典的定义。 SI：Signal Integrity ，即信号完整性。 SI理论对于PCB互连线路的信号传输行为理解，信号边沿速率几乎完全决定了信号中的
2019-11-05 11:27
解决。 高速信号走线屏蔽规则 如上图所示：在高速的PCB设计中，时钟等关键的高速信号
2023-05-22 09:15
对于PCB工程师来说，最关注的还是如何确保在实际走线中能完全发挥差分走线的这些优势。也许只要是接触过Layout的人都会了解差分走线的一般要求，那就是“
2019-12-30 15:12
高速讯号会导致PCB板上的长互连走线产生传输线效应，它使得PCB设计者必须考虑传输
2018-05-22 07:18
