在高速的PCB设计中，时钟等关键的高速信号线，走需要进行屏蔽处理，如果没有屏蔽或只屏蔽了部分，都是会造成EMI的泄漏。
2019-12-16 14:52
解决。 高速信号走线屏蔽规则 如上图所示：在高速的PCB设计中，时钟等关
2023-05-22 09:15
在高速的PCB设计中，时钟等关键的高速信号线，走线需要进行屏蔽处理，如果
2019-03-15 14:05
在高速的PCB设计中，时钟等关键的高速信号线，走线需要进行屏蔽处理，如果
2019-05-06 18:08
根线为正极性信号线（P线），另一根线为负极性信号线（N
2024-05-16 16:33
表层走线与内层走线更为规范的说法应该是微带线与带状线。两种
2020-12-19 10:23
我们经常在教科书或者原厂的PCBDesignGuide里看到一些关于高频高速信号的设计原则，其中就包括在PCB电路板的边缘不要走
2020-11-11 17:06
在高速的PCB设计中，时钟等关键的高速信号线，走线需要进行屏蔽处理，如果
2017-08-25 15:35
布线（Layout）是PCB设计工程师最基本的工作技能之一。走线的好坏将直接影响到整个系统的性能，大多数高速的设计理论也
2019-07-01 15:24
现在但凡打开SoC原厂的PCB Layout Guide，都会提及到高速信号的走线的拐角角度问题，都会说
2023-04-03 16:29
