本帖最后由 一只耳朵怪 于 2018-6-20 09:34 编辑 最近一直对DSP的存储空间感觉很混乱，6678有多个核，每个核有自己的L1L2，也就是说每个核有自己的内存？
2018-06-20 07:48
大神们，请问阻抗设计里面的L/WL/S是什么意思？
2019-09-03 23:27
PCB板阻抗设计：阻抗线有无参考层阻抗如何变化？生产PCB时少转弯的阻抗
2023-04-10 17:03
各位大侠，今天遇到一个很奇怪的PCB，UL要求在L 与 N 之间打2KV的高压，现在L 与N 之间的最小间距是2MM，
2014-11-05 22:06
L1L2 L3是三相电 现象是这样的：当我L1 L2 L3中任意一相断相的时候 ，缺相逆相灯亮 。问题是当我重复断相动作
2015-07-09 11:57
我注意到EVAL6472是一个4层PCB。同样，sparkfun还有一个L6470评估板，也是一个4层PCB。我的问题：是否有一些重要性或布局最佳实践需要使用L6472
2018-10-19 11:17
pcb阻抗设计中内层阻抗有H1H2的参数，请问他们有什么区别？
2023-04-11 17:44
各位，最近刚开始学习一些PCB天线的知识，有些疑惑，望大神们指导这是 TI的一个2.4GPCB天线的图表。我想问的是1、1/4波长的天线长度是L6+D6+L5+L2+L5+L2
2017-05-02 10:50
以A15为例，假设L1 cache是2way 4set的 cache type，而L2 cache的空间会比L1大很多，那么L2
2022-08-12 11:36
你好， 我用7个VL53L1x做了一个PCB，我自己焊接了。我正在使用ST VL53L1 API。其中6个工作正常，但＃7返回错误-13：VL53L1
2018-09-19 17:08
