本帖最后由 一只耳朵怪 于 2018-6-20 09:34 编辑 最近一直对DSP的存储空间感觉很混乱，6678有多个核，每个核有自己的L1L2，也就是说每个核有自己的内存？
2018-06-20 07:48
HZD-L-X1，HZD-L-2，HZD-L-X2振动数显监测仪主要用于对转速600～6000转/分旋转机械的振动烈度进行长期监测，ST系列磁电式振动速度传感器配套，可以监测旋转机械的垂直、水平
2017-05-29 10:51
大神们，请问阻抗设计里面的L/WL/S是什么意思？
2019-09-03 23:27
电流所起的阻碍作用叫做阻抗。阻抗单位为欧姆，常用Z表示，是一个复数Z=R+i(ωL–1/（ωC）)。具体说来阻抗可分为两
2020-11-02 07:20
各位大侠，今天遇到一个很奇怪的PCB，UL要求在L 与 N 之间打2KV的高压，现在L 与N 之间的最小间距是2MM，
2014-11-05 22:06
目前从事DM8148平台的开发工作，想请教一个问题：通常情况下，数据从外存通过EDMA搬移到L2 cache，然后L1 cache 命中，供CPU访问，CPU处理完数据，在通过EDMA 将处理
2018-07-24 06:57
pcb阻抗设计中内层阻抗有H1H2的参数，请问他们有什么区别？
2023-04-11 17:44
以A15为例，假设L1 cache是2way 4set的 cache type，而L2 cache的空间会比L1大很多，那么L2
2022-08-12 11:36
最近看6678手册知道每个核都有自己的L1 L2 SRAM ，这没问题，但是看2.3节的Memory Map Summary ,发现除了core 0 到core7的 L1,L2
2018-06-21 17:19
的，只能输入的是偏移延迟和偏移损失。但是自定义校准套件的指令明确表明这些标准存在L0，L1，L2系数。我们想知道为什么8720ES不可能输入短标准的那些系数，或者仅仅输入偏移延迟和偏移丢失信息就足够
2019-05-20 08:02
