对于大电流的铜皮可以使用的
2009-07-22 16:11
问：Allegro中如何合并铜皮（Merge Shapes)答：在Allegro中，Shape不仅可以是走线，还可以是各种其他属性，例如Silkscreen，Place Bound，Solder
2014-11-12 17:49
://bbs.elecfans.com/jishu_206365_1_1.html好方法一：在修铜时可以利用PLANE【快捷键P+Y】修出钝角好方法二：选中所需要修整的铜皮，快捷键M+G可以任意调整铜皮形状好方法三：两者混合使用【适用
2011-11-18 14:19
描述学生用光敏电阻点亮 LED 的 PCB
2022-06-24 07:32
如何控制PCB走线的直流电阻？
2019-07-19 14:32
在创建中间层时，有两种特性：add signal Layer创建的为阳性走线，多为信号走线方式，Add internal Plane为阴性走线方式，为信号走线相反。画的线为铜皮分割的方式布线，多用在大面积铺铜上，多为内地。
2019-07-08 07:11
*W(A)来计算铜箔的载流量.Ps -ef|grepwczPs -e|grep allegro（二）电子工程专辑论坛看到的PCB电路板铜皮宽度和所流过电流量大小的计算方法: 一般PCB板的铜箔厚度为
2013-03-08 16:31
在PCB设计加工中，常用OZ（盎司）作为铜皮厚度的单位，1OZ铜厚的定义为1平方英寸面积内铜箔的重量为1盎，对应的物理厚度为35um。不同厚度不同宽度的铜箔的载流量见下表：铜皮厚度70um
2017-02-06 16:31
敷铜的意义：1)减小地线阻抗，提高抗干扰能力；2)降低压降，提高电源效率；3)与地线相连，还可以减小环路面积。4)也出于让PCB 焊接时尽可能不变形的目的，大部分PCB 生产厂家也会要求PCB 设计者在
2019-05-23 07:15
TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。论坛|PCB设计论坛|SI仿真技术论坛3 O% ^* C4 ~9 ]8 L
2014-11-17 10:24
