PCB的书籍上经常说：不要平行走线、加大平行走线的间距，避免干扰。但是，大多数没有告诉我们受到干扰的机理和模型是什么。而
2013-11-30 14:54
设计PCB电路时，如有很多靠近的平行走线，会对信号造成什么影响呢？
2023-04-10 15:52
请教一下大神在PCB中使用差分走线有什么好处啊？
2023-04-11 17:35
如何利用PCB走线设计一个0.05欧姆的采样电阻？
2021-02-03 07:10
，部分有开发实力的主板厂商，就在北桥芯片的安排布局上采用旋转45度的巧妙设计，不但缩短了北桥芯片与CPU、内存插槽及AGP插槽之间的走线长度，而且更能使时钟线等长。2、蛇行走线的误区 蛇行
2018-08-30 10:14
手法。因此，设计工程师最好选择便于分享数据的工具和流程，这是在分布在不同地方的设计团队能利用并行工作的好处并缩短整个设计周期的唯一途径。图1：(a) 传统PCB串行开发流程的设计周期长，信息共享
2018-11-23 11:02
通常我们在layout时完成所有的布线工作后，会在PCB上闲置的空间作为基准面进行铺铜处理。这是几乎所有的PCB工程师都知道的一个常识，却很少有人能够说出其中具体的意义。如果有面试问到或者笔试环节有这样的问题：PCB
2021-02-26 06:32
设计中常见的布线方式，希望大家看后能有所启发。时钟的布线 时钟线是对EMC 影响最大的因素之一。在时钟线上应少打过孔，尽量避免和其它信号线并行走线，且应远离一般信号
2019-08-20 15:27
最优。今天，小编梳理了PCB设计中常见的布线方式，希望大家看后能有所启发。 时钟的布线时钟线是对EMC 影响最大的因素之一。在时钟线上应少打过孔，尽量避免和其它信号线并行走
2020-02-28 10:50
ADC出来到FPGA的并行数据线在PCB布线的时候是绕等长好还是不绕的好？MT-201笔记里的原话是“布设连接到接收器的数字走线时，请勿采用大量“转接”(tromboning)来使所有走
2018-08-22 08:18
