`LAYOUT设计验证，连接性提示错误。地线 没有连接。我看了其它的设计也是地线没连接。但不会提示
2017-07-15 09:11
`使用PADS VX2.2 设计的4层板，验证设计时报出10个连接性错误，反复核对无论如何都无法解决，还请各位高手帮忙看一下，到底是什么地方出了问题，非常感谢！附件中上传了PC
2020-06-23 16:07
LAYOUT设计验证，连接性提示错误。地线 没有连接。我看了其它的设计也是地线没连接。但不会提示
2017-07-15 08:57
LAYOUT设计验证，连接性提示错误。地线 没有连接。我看了其它的设计也是地线没连接。但不会提示
2017-07-10 14:43
信号完整性分析使用的软件是Altium Designer ；我设计的PCB是一个连接板，器件包含三个不同型号的连接器，以及若干电容电阻，
2019-05-26 15:45
接地孔是12mil 时，连接性检查错误；改成16mil 就没有错误了。这是什么原因呢？？？
2014-12-26 10:27
已经覆铜了。检查连接性错误。
2017-05-13 21:42
将AD中的PCB文件转换为PCB ASICII文件，然后导入到easyEDA，右下角显示“正在连接服务器”，等一会就出现“错误的文件类型”，请问这是怎么回事？如何解决？
2017-03-29 18:40
确定该电路具有较好的信号完整性。反之，当信号不能正常响应时，就出现了信号完整性问题。 高速PCB的信号完整性问题主要包括信号反射、串扰、信号延迟和时序错误。 · 反射：信号在传输线上传输时，当高速
2018-11-27 15:22
pcb 可测性设计pcb 可测性设计pcb 可测性设计
2013-10-25 14:41
