CB上的任何一条走线在通过高频信号的情况下都会对该信号造成时延时，蛇形走线的主要作用是补偿“同一组相关”信号
2019-05-22 02:48
本帖最后由 maskmyself 于 2017-7-10 10:08 编辑 布线（Layout）是PCB设计工程师最基本的工作技能之一。走线的好坏将直接影响到整个系统的性能，大多数高速
2017-07-07 11:45
布线（Layout）是PCB设计工程师最基本的工作技能之一。走线的好坏将直接影响到整个系统的性能，大多数高速的设计理论也要最终经过Layout得以实现并验证，由此可见，布线在高速
2014-08-13 15:44
作用，这种结构在高频的（10G以上）IC封装PCB设计中经常会用采用，被称为CPW结构，可以保证严格的差分阻抗控制（2Z0），如图1-8-19。差分走线也可以走在不同的信号层中，但一般不建议这种
2019-03-18 21:38
在PCB设计中，布线是完成产品设计的重要步骤，PCB走线的好坏直接影响整个系统的性能，布线在高速PCB设计中是至关重要的
2014-12-16 09:47
PCB上的任何一条走线在通过高频信号的情况下都会对该信号造成时延时，蛇形走线
2018-08-30 10:14
PCB上的任何一条走线在通过高频信号的情况下都会对该信号造成时延时，蛇形走线
2018-09-20 11:05
PCB上的任何一条走线在通过高频信号的情况下都会对该信号造成时延时，蛇形走线
2017-11-22 20:04
PCB上的任何一条走线在通过高频信号的情况下都会对该信号造成时延时，蛇形走线
2020-07-14 18:02
$ z/ V( f0 C5 c 总的说来，直角走线并不是想象中的那么可怕。至少在GHz以下的应用中，其产生的任何诸如电容，反射，EMI等效应在TDR测试中几乎体现不出来，高速
2014-10-28 15:08
