RF 射频PCB走线为什么要50Ω阻抗，还有为什么要设禁止铺铜，哪些地方要设禁止铺铜？？？
2013-10-17 00:28
如图所示，射频部分完全抄参考设计CC2541EM_2layer，发给PCB生产厂家做50欧阻抗控制，PCB厂家计算出来的
2019-10-17 07:20
通道。 需要说明的是，在具体的PCB层叠设置时，要对以上原则进行灵活掌握和运用，根据实际单板的需求进行合理的分析，最终确定合适的层叠方案，切忌生搬硬套。 PCB设计走线
2023-04-12 15:12
本帖最后由 一只耳朵怪 于 2018-6-6 15:54 编辑 Hi，在参考设计中都只提到不平衡端的阻抗按照50欧姆做PCB微带线，但是平衡端的
2018-06-06 13:10
。如果传输线的特征阻抗跟负载阻抗不相等（即不匹配）时，在负载端就会产生反射，造成自激振荡。PCB板内走
2019-01-02 10:30
。如果传输线的特征阻抗跟负载阻抗不相等（即不匹配）时，在负载端就会产生反射，造成自激振荡。PCB板内走
2018-11-15 20:07
例如，驱动器内阻为20欧，理论上采用驱动端串联30欧电阻，与50欧特征阻抗的传输
2025-01-08 07:28
。如果传输线的特征阻抗跟负载阻抗不相等（即不匹配）时，在负载端就会产生反射，造成自激振荡。PCB板内走
2022-05-16 16:15
的形状。如果传输线的特征阻抗跟负载阻抗不相等(即不匹配)时，在负载端就会产生反射，造成自激振荡。PCB板内走
2014-07-04 14:00
PCB设计中为什么特性阻抗线只有50欧姆和100欧姆两个值？并且那些走线
2011-11-28 23:06
