有个项目很纠结，希望大家帮忙解答下：用的芯片主要有一块DSP芯片，一块DDR2芯片，一块FLASH芯片等，在走线的时候这3个芯片之间的数据线，地址线需不
2019-09-26 05:38
1、在做 PCB 设计时，为了满足某一组所有信号线的总长度满足在一个公差范围内，通常要使用蛇形走线将总长度较短的信号线绕
2023-07-27 07:40
数字电路中，每个操作都需要在正确的时间执行，因为电子元件并不是瞬间完成其功能的。例如，在时钟信号的上升沿或下降沿处将数据写入存储器，然后等待一段时间后读取数据。如果在错误的时序下执行这些操作，从机数据接收错误，导致乱码，（奇偶校验位就是防止数据乱码）
2023-11-03 16:27
PCB设计中常见的走线等长要求
2023-11-24 14:25
添加类：做等长处理的往往是多根线，需要将多根线归成一类，设置netclass方法如下：在原理图中：Place-directives-BlanketPlace-direc
2019-05-24 08:57
在PCB设计中，等长走线主要是针对一些高速的并行总线来讲的。 由于这类并行总线往往有多根数据信号基于同一个时钟采样，每个时钟周期可能要采样两次（DDRSDRAM）甚至4
2020-10-24 09:29
在 PCB 设计中，等长走线主要是针对一些高速的并行总线来讲的。由于这类并行总线往往有多根数据信号基于同一个时钟采样，每个时钟周期可能要采样两次（DDR SDRAM）甚
2020-11-22 11:54
请教，SIM卡PCB走线，这个CKL时钟线和数据线DATA要等长嘛，一长
2024-08-03 22:49
在PCB布局走线时CAN需要差分等长线吗？
2023-04-07 17:39
电子发烧友网为你提供DDR 高速PCB 设计走线绕等长资料下载的电子资料下载，更有其他相关的电路图、源代码、课件教程、中文资料、英文资料、参考设计、用户指南、解决方案等
2021-03-30 08:42
