PCB设计中有诸多需要考虑到安全间距的地方。在此，暂且归为两类：一类为电气相关安全间距，一类为非电气相关安全间距。 电气相关安全
2020-08-07 07:41
，但蛇形走线并非起电感的作用，相反的，电感会使信号中的上升元中的高次谐波相移，造成信号质量恶化，所以要求蛇形线间距最少是线宽的两倍，信号的上升时间越小就越易受分布电容和分布电感的影响。 因为应用场
2019-05-22 02:48
。可以透过仿真来知道走线间距对时序及信号完整性的影响，找出可容忍的最小间距。不同芯片信号的结果可能不同。3.选择适当的端接方式。
2012-03-03 12:39
Altium Designer 18 PCB布线时网络间距边界的打开与关闭如图，在PCB布线时，软件可以显示网络的间距边界。那么如何打开该边界线呢？方法：打开优选项，在
2019-07-10 07:26
的数据；在走线时一般遵循3W法则（绕线的间距要两倍于线宽），这样可消除线间78%的互感，尽量减少因电感变化而引起的阻抗不连续。 另外说明我不是高手，抬得越高摔得越痛；若想见识高手，可以到ＷＷＷ
2014-11-19 11:54
操作和生产，间距也应尽量宽些。最小间距至少要能适合承受的电压，在布线密度较低时，信号线的间距可适当地加大，对高、低电平悬殊的信号线应尽可能地短且加大间距，一般情况下将
2021-12-31 08:31
简单地说，从PCB板厂拿到各层的Thickness参数（或许介电常数也可以提供）后，利用Si9000设定好差分阻抗100Ω，计算出合适的差分线宽和线间距。
2019-06-04 06:17
斯1艾1姆1科1技全国1首家P|CB样板打板所以时钟IC引脚一般都接RC端接,但蛇形走线并非起电感的作用,相反的,电感会使信号中的上升元中的高次谐波相移,造成信号质量恶化,所以要求蛇形线间距最少是线宽
2013-08-29 15:43
PCB走线宽度、电流关系计算工具：PCB走线宽度、电流关系计算工具.zip (850.77 KB )
2019-10-09 01:16
如下图，在Altium Designer 10中画PCB图，放置了一个“多边形平面”的覆铜，我想知道，怎样增大走线和覆铜之间的空隙?
2019-07-18 06:03
