在 PCB 设计中，等长走线主要是针对一些高速的并行总线来讲的。由于这类并行总线往往有多根数据信号基于同一个时钟采样，每个时钟周期可能要采样两次（DDR SDRAM）甚至 4 次，而随着芯片运行
2020-11-22 11:54
菊花链一词最基本的概念指的是一种由许多菊花串接在一起形成的花环，早期也叫手牵手链接方式，一个人最多只能通过两条手臂牵着另外两个人（相当于一个芯片最多只能通过两段传输线连接到另外的两个芯片上），后来衍变到电子电器工程中
2017-11-10 13:19
在这个数字化时代，汽车行业正朝着智能化、电动化的方向飞速发展。而为了确保汽车电池管理系统的稳定运行，NXP推出了TPL菊花链通信协议，在电池管理系统与电池模块之间构建了一条高效、可靠的通信桥梁。
2023-12-22 13:38
在当前的PCB 设计当中，对于走线长度的要求越来越多。Expedition PCB 自动调线的功能强大。在PCB 的设计当中若能最大限度地使用Expedition PCB
2018-05-15 10:49
经常画高速板的同学都知道，10个高速板有9个要绕等长，而且内存出现的频率尤其频繁，整的现在画板子不绕两下都有点不习惯。好在上期给大家介绍了几种快的不能再快的绕等长的方法，用allegro绕等长还是非常任性的。看看下图
2018-11-11 10:55
有了单线的自动等长，那就肯定不会放过板上随处可见的差分了，看大招——Auto-interactive Phase Tune。现在板子的速率越来越高，板上的差分线也就跟着越来越多，对内等长的工作量自然就加大了。但是自从有了绕线新功能，就再也不担心绕
2018-10-19 15:33
菊花链，或通过JTAG端口连接多个DSP、FPGA、CPLD和其他逻辑器件，允许使用单个JTAG连接器控制它们。菊花链通常用于具有多个JTAG器件的电路板，
2023-02-02 17:17
但是我们做设计时有时发现DDR器件等长没有做，其成品也可正常运行，并没产生影响，原因一般是系统软件对此信号做了延时处理，软件上做了时序控制。对于带状线来说，每1ps延时对应的走线长度是6mil左右，所以一般信号组长度每相差6mil，其总延时在1ps。
2019-03-19 17:30
上述并行总线等长布线的概念。但因为这些串行信号都采用差分信号，为了保证差分信号的信号质量，对差分信号对的布线一般会要求等长且按总线规范的要求进行阻抗匹配的控制。
2018-11-29 15:34
从早期的15.x版本到如今依然运用广泛的16.5版本，不管是差分对内还是组间，绕等长的命令只有一个Delay Tune可以用，不过就这一个命令从速度上来讲依然比其他软件要快。
2018-07-20 15:27
