本帖最后由 一只耳朵怪 于 2018-6-25 14:19 编辑 1、在对6678中SRIO进行PCB布线时遇到一个疑问。若需要使用SRIO 4X模式时，PCB布线是否有必要对4组TX和RX差分信号分别进行等长处理
2018-06-25 04:40
原理图是否正确，PCB layout有没有问题，核心板上SDIO部分的走线已经做了等长处理，转接板没有做等长处理，不知道是否是这个原因导致的，恳求路过的朋友们指点指点。
2018-07-14 11:18
RGB转HDMI，但是由于板子限制，RGB走线略长D23长5620mil（143mm），并且D23和D0相差5cm，RGB部分是否需要做等长处理，另外VSYNC、HSYNC、HCLK、VEDN有什么要求吗？
2020-09-28 22:00
画PCB的时候，100khz的信号线一定要按照等长线来处理吗？
2018-04-13 13:02
如图中高亮部分所示，数据线一般做等长处理，是为匹配时序。现在我疑惑的是，图中高亮部分的长度都在2300mil-2500mil之间，这长度是怎么算的？另外，这个长度能不能等长在1000mil-1200mil之间呢？？当然，允许一定的误差。。麻烦解答一下，谢谢！！
2019-08-21 00:03
PCB设计如何绕等长？阻抗会对信号速度产生影响吗？
2021-03-06 08:47
我的AD9446的工作在LVDS模式下，请问对于AD9446（100MHz），LVDS信号线的PCB走线的差分对间等长有没有要求？（PS：16对差分线，都做等长好复杂）谢谢！
2023-12-18 06:26
pciex2进行PCB设计时，收发数据线需要做等长么？
2016-02-15 15:12
AD转换芯片数字输出A0-A11这12根数据线与FPGA连接时要做等长吗？AD转换芯片时钟为70MHz，如果不需要，那么时钟速率达到多少需要做等长，就是画蛇形线！
2019-01-21 15:55
以太网的接口信号，在PCB走线的时候，差分可以不等长么？如果要等长，误差是多少？
2023-04-07 17:38
