搞技术，难免存在错误，只有经历过错误，才能更快地成长。PCB设计也一样，今天就来盘点一下PCB设计中最常见的
2024-01-12 09:53
Xilinx Vivado开发环境编译HDL时，对时钟信号设置了编译规则，如果时钟由于硬件设计原因分配到了普通IO上，而非_SRCC或者_MRCC专用时钟管脚上时，编译器就会提示
2024-04-15 11:38
在电子设计领域，原理图和PCB设计是产品开发的基石，但设计过程中难免遇到各种问题，若不及时排查可能影响电路板的性能及可靠性，本文将列出原理图和PCB设计中的常见错误，整
2025-05-15 14:34
一文了解PCB中常见14大错误，具体的跟随小编一起来看一下。
2018-07-22 11:29
原理图常见错误1）ERC报告管脚没有接入信号：a. 创建封装时给管脚定义了I/O属性；b.创建元件或放置元件
2018-11-18 11:06
和外壳的屏蔽来“围追堵截”，这样不但大大增加了产品的后续成本，也增加了产品的复杂程度，降低了产品的可靠性，因此工程师要掌握一些PCB Layout技巧，规避一些常犯的错误。
2018-12-04 15:58
1.原理图常见错误： （1）ERC报告管脚没有接入信号： a. 创建封装时给管脚定义了I/O属性； b.创建元件或放置元件时修改了不一致的grid属性，管脚与线没有连上； c. 创建元件时pin方向反向，必须非pin name端连线。
2019-09-11 14:14
本推文针对Sentaurus初学者频繁遇到的错误进行简单整理，具体是包括Sde、Sdevice仿真常见错误。
2023-12-03 16:24
网络载入时报告NODE没有找到 a. 原理图中的元件使用了pcb库中没有的封装； b. 原理图中的元件使用了pcb库中名称不一致的封装； c. 原理图中的元件使用了pcb库中pin number不一
2018-07-09 15:42
本文首先介绍了仪表放大器PCB布局原则，其次介绍了仪表放大器PCB布局三大常见错误，最后介绍了应该如何正确布局仪表放大器（运放）
2018-06-04 15:58
