各位大侠，今天遇到一个很奇怪的PCB，UL要求在L 与 N 之间打2KV的高压，现在L 与N 之间的最小间距是2MM， 但结果是，有的
2014-11-05 22:06
想请教下各位工程师：在pcb设计时候，强电部分导线与导线之间的间隙 焊盘与焊盘之间的间隙应该分别在多少以上，如果是弱电部
2016-08-20 10:18
一、引言随着电路设计高速高密的发展趋势，QFN封装已经有0.5mm pitch甚至更小pitch的应用。由小间距QFN封装的器件引入的PCB走线扇出区域的串扰问题也随着传输速率的升高而越来越突出
2019-07-30 08:03
关于强电与强电，弱电与弱电，强弱电之间的电气间隙和爬电距离的要求。如果是在相邻层是否还需严格遵守这些电气间隙的要求？还是说可以交叉走线，尽量不平行走
2019-03-05 07:28
随着电路设计高速高密的发展趋势，QFN封装已经有0.5mm pitch甚至更小pitch的应用。由小间距QFN封装的器件引入的PCB走线扇出区域的串扰问题也随着传输速率的升高而越来越突出。对于
2021-03-01 11:45
一、引言随着电路设计高速高密的发展趋势，QFN封装已经有0.5mm pitch甚至更小pitch的应用。由小间距QFN封装的器件引入的PCB走线扇出区域的串扰问题也随着传输速率的升高而越来越突出
2018-09-11 11:50
关于制版有几个问题需要问大家:1.PCB画线时线宽最小设置为多少？2.线与线之间的
2012-04-26 09:10
如何确定PCB Layout爬电距离、电气间隙？
2021-04-26 07:02
PCB电容引脚之间可以走线吗？
2023-04-13 16:25
丝印层符号又不带电气特性，而且丝印层和焊盘完全在两个层怎么会有约束呢（主要是说我画的封装图形和焊盘离得太近，小于最小间隔）？？？还有就是我的规则设置中过孔最大孔径设置的是300mil，可是DRC检查
2019-07-03 04:20
