与过孔之间的走线数量成反比，走线数量越多，所需要的PCB层数就越少。PCB层数可以根据走
2020-07-06 15:58
一、引言随着电路设计高速高密的发展趋势，QFN封装已经有0.5mm pitch甚至更小pitch的应用。由小间距QFN封装的器件引入的PCB走线扇出区域的串扰问题也随着传输速率的升高而越来越突出
2022-11-21 06:14
本帖最后由 松山归人 于 2021-4-14 17:11 编辑 详情见附件。高压PCB设计：如何把控爬电距离和间隙距离？当我是本科生时，我做了很多电化学蚀刻。我把它放在我的简历上多年，因为采访
2021-04-14 16:18
如下图，在Altium Designer 10中画PCB图，放置了一个“多边形平面”的覆铜，我想知道，怎样增大走线和覆铜之间的空隙?
2019-07-18 06:03
目录Altium Designer2018下载安装stm32最小系统的PCB图stm32最小系统的电路原理图PCB图输出为Gerber光绘文件Altium Design
2021-11-25 06:42
51最小系统原理图 PCB
2021-11-25 09:12
PCB设计流程PCB规则设置设计规则的单位跟随画布属性里设置的单位，此处单位是mil。导线线宽最小为10mil;不同网络元素之间
2022-01-11 06:14
51最小系统原理图及pcb..................
2013-08-07 15:14
用PCB自己画出来的单片机最小系统 大家感兴趣的可以过来看看。。。
2013-05-17 08:04
://www.dzkf.cn/upimg/allimg/0701/1_19123701.JPG] 在PCB电路设计中，一般差分走线之间的耦合较小，往往只占10~20%的耦合度，更多的还是对地的耦合，所以差分走
2015-01-12 14:53
