PCB设计中有诸多需要考虑到安全间距的地方。在此，暂且归为两类：一类为电气相关安全间距，一类为非电气相关安全间距。 电气相关安全
2020-08-07 07:41
简单地说，从PCB板厂拿到各层的Thickness参数（或许介电常数也可以提供）后，利用Si9000设定好差分阻抗100Ω，计算出合适的差分线宽和线间距。
2019-06-04 06:17
Altium Designer 18 PCB布线时网络间距边界的打开与关闭如图，在PCB布线时，软件可以显示网络的间距边界。那么如何打开该边界线呢？方法：打开优选项，在
2019-07-10 07:26
，但蛇形走线并非起电感的作用，相反的，电感会使信号中的上升元中的高次谐波相移，造成信号质量恶化，所以要求蛇形线间距最少是线宽的两倍，信号的上升时间越小就越易受分布电容和分布电感的影响。 因为应用场
2019-05-22 02:48
,但蛇形走线并非起电感的作用,相反的,电感会使信号中的上升元中的高次谐波相移,造成信号质量恶化,所以要求蛇形线间距最少是线宽的两倍,信号的上升时间越小就越易受分布电容和分布电感的影响.
2019-05-21 07:14
“coupon”走线的间距不同，会导致测试点与走线之间带来阻抗不连续。而PCB板内的真实差分走线末端(即芯片的引脚)
2019-05-29 07:49
的,电感会使信号中的上升元中的高次谐波相移,造成信号质量恶化,所以要求蛇形线间距最少是线宽的两倍,信号的上升时间越小就越易受分布电容和分布电感的影响. 蛇行走线应该注意什么问题？如果，走得
2014-11-19 11:54
的，因为它对时序(timing)与信号完整性(signal integrity)有很大的影响。 要注意以下几个的地方：1.控制走线特性阻抗的连续与匹配。2.走线间距的大小。一般常看到的间距为两倍线宽
2012-03-03 12:39
一、引言随着电路设计高速高密的发展趋势，QFN封装已经有0.5mm pitch甚至更小pitch的应用。由小间距QFN封装的器件引入的PCB走线扇出区域的串扰问题也随着传输速率的升高而越来越突出
2022-11-21 06:14
一、 从原理图到PCB的设计流程建立元件参数－》输入原理网表-》设计参数设置-》手工布局-》手工布线-》验证设计－》复查-》CAM输出。二、 参数设置相邻导线间距必须能满足电气安全要求，而且为了便于
2021-12-31 08:31
