一、引言随着电路设计高速高密的发展趋势，QFN封装已经有0.5mm pitch甚至更小pitch的应用。由小间距QFN封装的器件引入的PCB走线扇出区域的串扰问题也随着传输速率的升高而越来越突出
2022-11-21 06:14
0.70mm。设置完成后焊接制作界面截图如下图所示。BGA焊盘设计（3）测量BGA引脚之间的间距为39.37mil（1.0mm），两个焊盘之间平行布线区域为19.2910mil。对角
2020-07-06 15:58
如下图，在Altium Designer 10中画PCB图，放置了一个“多边形平面”的覆铜，我想知道，怎样增大走线和覆铜之间的空隙?
2019-07-18 06:03
PCB设计中有诸多需要考虑到安全间距的地方。在此，暂且归为两类：一类为电气相关安全间距，一类为非电气相关安全间距。 电气相关安全
2020-08-07 07:41
://www.dzkf.cn/upimg/allimg/0701/1_19123701.JPG] 在PCB电路设计中，一般差分走线之间的耦合较小，往往只占10~20%的耦合度，更多的还是对地的耦合，所以差分走
2015-01-12 14:53
LED技术已经成功的获得不小的成绩，不仅为我们生活带来更多的便捷，还在商业领域开拓了更多的市场。随着LED技术的改朝换代，LED小间距产品的闪亮登场。目前LED小间距产品的显示面积越来越大，几十
2020-10-29 11:26
，但蛇形走线并非起电感的作用，相反的，电感会使信号中的上升元中的高次谐波相移，造成信号质量恶化，所以要求蛇形线间距最少是线宽的两倍，信号的上升时间越小就越易受分布电容和分布电感的影响。 因为应用场
2019-05-22 02:48
“coupon”走线的间距不同，会导致测试点与走线之间带来阻抗不连续。而PCB板内的真实差分走
2019-05-29 07:49
之外，还存在相互之间的耦合，哪一种耦合强，那一种就成为主要的回流通路。图 1-8-16 是单端信号和差分信号的地磁场分布示意图。在PCB电路设计中，一般差分走线之间的耦
2016-01-30 11:11
保持等间距比匹配线长更重要。PCB差分走线的设计中最重要的规则就是匹配线长，其它的规则都可以根据 设计要求和实际应用进行灵活处理。 误区三：认为差分走线一定要靠的很近。
2014-12-16 09:47
