我用AD10设计原理图时，在编译总会出现红色波浪线
2014-12-11 21:19
Room，即如下图左下角的红色部分。按Del键直接删。解决方法2：在导入的时候，不选择Rooms2. 从原理图导到PCB之后，提示“Component Clearance Constraint
2019-07-08 06:01
;=2倍的线宽。PCI板上的蛇行线就是为了适应PCI 33MHzClock的线长要求。若在一般普通PCB板中，是一个分布参数的 LC滤波器，还可作为收音机天线的电感线圈，短而窄的蛇形走线可做保险丝等等
2019-05-22 02:48
PCB Layout中的走线策略布线（Layout）是PCB设计工程师最基本的工作技能之一。走线的好坏将直接影响到整个系统的性能，大多数高速的设计理论也要最终经过Lay
2009-08-20 20:58
本帖最后由 zzc_px 于 2015-9-25 09:55 编辑 附件为对二维数组和一维数组的删重处理，求大神指点更加效率的方案。
2015-09-24 11:26
在PCB设计中，布线是完成产品设计的重要步骤，PCB走线的好坏直接影响整个系统的性能，布线在高速PCB设计中是至关重要的。布线的设计过程限定高，技巧细、工作量大。
2014-12-16 09:47
的相互作用无法真实地获得；无法实现虚拟接地，在进行差分TDR测试时通道A和通道B的探头都必须有各自独立的接地点。但是在PCB板内部的真实差分走线附近往往找不到接地点，导致无法在PCB板子内部对真实的差
2019-05-29 07:49
超好用串口调试助手（无广告，实用、快速不掉数据）下载见附件
2018-04-27 17:18
PCB布线的直角走线、差分走线和蛇形线基础理论
2015-05-21 11:48
从删库到跑路！一程序员不满被解雇报复前公司！
2019-09-25 16:57
