本期讲解的是高速PCB设计中DDR布线要求及绕等长要求。布线要求数据信号组：以地平面为参考，给信号回路提供完整的地平面。特征阻抗控制在50～60 Ω。线宽要求参考实施细
2017-10-16 15:30
各位大侠，Allegro16.6 T等长是如何设置的呢，请帮帮忙啦~~~~
2016-02-29 08:22
等长是PCB设计的时候经常遇到的问题。存储芯片总线要等长，差分信号要等长。什么时候需要做等长，
2014-12-01 11:00
个人小结，希望能对那些还不会用allegro设置等长规则的朋友有点作用。也欢迎同行交流。
2013-12-26 15:53
AltiumDesigner等长布线操作 我为大家介绍 等长布线，”等长走线“简单的理解就是让指定网络的走线”长度“一样
2018-03-09 09:54
allegro中 ddr等长设置及绕线的步骤
2015-12-28 22:01
；数字键2增大绕线拐角幅度；数字键3减小绕线Gap间距；数字键4增大绕线Gap间距；Shift+a可以直接在走线模式下绕点对点等长Ctrl+鼠标中键可以查看网络长度原创文章，转载请注明： 转载自 allegro小北PCB
2018-08-04 13:03
Cadence设计系统公司发布了Cadence Allegro系统互连设计平台针对印刷电路板（PCB）设计进行的全新产品和技术增强。改进后的平台为约束驱动设计提供了重要的新功能，向IC、封装和板
2018-11-23 17:02
`Cadence Allegro现在几乎已成为高速板设计中实际上的工业标准，最新版本是Allegro 17.4。与其前端产品Capture相结合，可完成高速、高密度、多层的复杂 PCB 设计
2020-08-03 07:37
（Tolerance=100mil），匹配类为新建类名3.在Tools中选择Eualize Net Lengths（等长节点）命令，修改需要的等长布线的样式和尺寸（可选圆角）4.调整
2018-03-13 10:59
