本期讲解的是高速PCB设计中DDR布线要求及绕等长要求。布线
2017-10-16 15:30
满足要求，降低PCB设计复杂度。只要清楚PCB板上走线延时，表层走线大约140ps/inch,内层走线大约166ps/inch，再根据芯片运行速度和信号上升时间保持时间，推算出具体
2014-12-01 11:00
“就会造成阻抗不匹配，有相同时序要求的”信号“造成时序不一样彼此之间有延时，就算是皮秒级的信号延时都能造成严重错误。所以学会等长布线尤为重要，下面我通过视频和图片详细介绍AD怎么
2018-03-09 09:54
你好，想了解一下DAC5686数字输入端，也就是DA[15:0]和DB[15:0]数据线以及CLK1，CLK1C，CLK2，CLK2C，PLLLOCK有没有阻抗，等长的布线要求？我的采样频率是200M的。
2024-11-25 06:26
PCB布线要求有哪些？
2021-10-18 08:28
pcb布线过孔与绕线的选择问题。在布线的时候没存与mcu fpga靠的很近，这样可以减少。路线长度本应是理想的事情。可是做了等长却很难。所以采用蛇形方法 但是我在实际绘
2020-11-10 16:30
（Tolerance=100mil），匹配类为新建类名3.在Tools中选择Eualize Net Lengths（等长节点）命令，修改需要的等长布线的样式和尺寸（可选圆角）4.调整
2018-03-13 10:59
号的信号质量，对差分信号对的布线一般会要求等长且按总线规范的要求进行阻抗匹配的控制。2、绕等长的命令和技巧方法一：第一步
2020-07-14 14:30
Altium Designer 蛇行 等长 布线 技巧一． 设置需要等长的网络组点击主菜单 Design-->Classes，在弹出的窗口中单击 Net Classes，并右键，点 Add
2013-01-12 15:18
ADC出来到FPGA的并行数据线在PCB布线的时候是绕等长好还是不绕的好？MT-201笔记里的原话是“布设连接到接收器的数字走线时，请勿采用大量“转接”(tromboning)来使所有走线保持
2018-08-22 08:18
