本期讲解的是高速PCB设计中DDR布线要求及绕等长要求。布线
2017-10-16 15:30
PCB设计中常见的走线等长要求
2023-11-24 14:25
蛇行等长线布线方法
2017-10-13 09:45
Altium_Designer6_蛇行等长布线
2017-10-18 14:25
Altium Designer6蛇行等长布线
2017-11-01 11:04
满足要求，降低PCB设计复杂度。只要清楚PCB板上走线延时，表层走线大约140ps/inch,内层走线大约166ps/inch，再根据芯片运行速度和信号上升时间保持时间，推算出具体
2014-12-01 11:00
我们俗称的 PCB 信号等长处理。等长的目标是为了满足同组信号的时序匹配要求。 2、等长范围应严格遵守不同接口或者信号的
2023-07-27 07:40
类为新建类名 3.在Tools中选择Eualize Net Lengths（等长节点）命令，修改需要的等长布线的样式和尺寸（可选圆角） 4.调整等长时，点击Intera
2018-05-22 10:45
AD_等长线布线方法与查看方式，详细软件操作
2015-12-11 17:00
开关电源的PCB布线要求
2017-07-21 14:43
