本期讲解的是高速PCB设计中DDR布线要求及绕等长要求。布线要求数据信号组：以地平面为参考，给信号回路提供完整的地平面。特征阻抗控制在50～60 Ω。线宽要求参考实施细
2017-10-16 15:30
AltiumDesigner等长布线操作 我为大家介绍 等长布线，”等长走线“简单的理解就是让指定网络的走线”长度“一样
2018-03-09 09:54
等长是PCB设计的时候经常遇到的问题。存储芯片总线要等长，差分信号要等长。什么时候需要做等长，
2014-12-01 11:00
（Tolerance=100mil），匹配类为新建类名3.在Tools中选择Eualize Net Lengths（等长节点）命令，修改需要的等长布线的样式和尺寸（可选圆角）4.调整
2018-03-13 10:59
采集所有信号的值，就必须对信号传输的延迟进行控制。等长走线的目的就是为了尽可能的减少所有相关信号在 PCB 上的传输延迟的差异。至于 USB/SATA/PCIE 等串行信号，并没有上述并行总线的时钟
2020-07-14 14:30
Altium Designer 蛇行 等长 布线 技巧一． 设置需要等长的网络组点击主菜单 Design-->Classes，在弹出的窗口中单击 Net Classes，并右键，点 Add
2013-01-12 15:18
ADC出来到FPGA的并行数据线在PCB布线的时候是绕等长好还是不绕的好？MT-201笔记里的原话是“布设连接到接收器的数字走线时，请勿采用大量“转接”(tromboning)来使所有走线保持
2018-08-22 08:18
ADC出来到FPGA的并行数据线在PCB布线的时候是绕等长好还是不绕的好？MT-201笔记里的原话是“布设连接到接收器的数字走线时，请勿采用大量“转接”(tromboning)来使所有走线保持
2023-12-14 07:11
Altium+Designer6+蛇行等长布线
2012-08-20 23:54
本帖最后由 一只耳朵怪 于 2018-6-25 14:19 编辑 1、在对6678中SRIO进行PCB布线时遇到一个疑问。若需要使用SRIO 4X模式时，PCB布线
2018-06-25 04:40
