画PCB的时候，100khz的信号线一定要按照等长线来处理吗？
2018-04-13 13:02
我想知道连接CPU的控制信号要用等长线？哪些控制信号要布差分线？知道10G是什么概念吗？波导级!
2023-04-07 17:41
我的AD9446的工作在LVDS模式下，请问对于AD9446（100MHz），LVDS信号线的PCB走线的差分对间等长有没有要求？（PS：16对差分线，都做等长好复杂）
2023-12-18 06:26
以太网的接口信号，在PCB走线的时候，差分可以不等长么？如果要等长，误差是多少？
2023-04-07 17:38
PCB设计如何绕等长？阻抗会对信号速度产生影响吗？
2021-03-06 08:47
pciex2进行PCB设计时，收发数据线需要做等长么？
2016-02-15 15:12
本帖最后由 一只耳朵怪 于 2018-6-25 14:19 编辑 1、在对6678中SRIO进行PCB布线时遇到一个疑问。若需要使用SRIO 4X模式时，PCB布线是否有必要对4组TX和RX差分信号分别进行
2018-06-25 04:40
@我的AD9446的工作在LVDS模式下，请问对于AD9446（100MHz），LVDS信号线的PCB走线的差分对的对间等长有没有要求？（PS：16对差分线，都做等长好
2018-09-19 09:47
ADC出来到FPGA的并行数据线在PCB布线的时候是绕等长好还是不绕的好？MT-201笔记里的原话是“布设连接到接收器的数字走线时，请勿采用大量“转接”(tromboning)来使所有走线保持等长。”这个“大量”到底
2018-08-22 08:18
原子大哥，由此看到你画PCB时，有考虑到时序，进行了等长线的画法，请问AD中如何设置等长线画法，有没有教程或者帖子推荐下！
2019-07-26 04:36
