鉴于倍频等长信号具有重要研究价值，而其现有频率估计方法存在严重不足，提出一种新型加权融合算法。首先，根据倍频等长信号间频率的倍数生成倍频修正矩阵，对倍频
2018-03-05 11:48
在PCB设计中，等长走线主要是针对一些高速的并行总线来讲的。 由于这类并行总线往往有多根数据信号基于同一个时钟采样，每个时钟周期可能要采样两次（DDRSDRAM）甚至4次，而随着芯片运行
2020-10-24 09:29
在 PCB 设计中，等长走线主要是针对一些高速的并行总线来讲的。由于这类并行总线往往有多根数据信号基于同一个时钟采样，每个时钟周期可能要采样两次（DDR SDRAM）甚至 4 次，而随着芯片运行
2020-11-22 11:54
等长是PCB设计的时候经常遇到的问题。存储芯片总线要等长，差分信号要等长。什么时候需要做
2014-12-01 11:00
等长走线的目的就是为了尽可能的减少所有相关信号在 PCB 上的传输延迟的差异。至于 USB/SATA/PCIE 等串行信号，并没有上述并行总线的时钟概念，其时钟是隐含在
2019-04-26 15:27
我们俗称的 PCB 信号等长处理。等长的目标是为了满足同组信号的时序匹配要求。 2、
2023-07-27 07:40
PCB设计中常见的走线等长要求
2023-11-24 14:25
PCB设计如何绕等长？阻抗会对信号速度产生影响吗？
2021-03-06 08:47
但是我们做设计时有时发现DDR器件等长没有做，其成品也可正常运行，并没产生影响，原因一般是系统软件对此信号做了延时处理，软件上做了时序控制。对于带状线来说，每1ps延时对应的走线长度是6mil左右，所以一般信号组长度
2019-03-19 17:30
1.关于等长 第一次听到“绕等长工程师”这个称号的时候，我和我的小伙伴们都惊呆了。每次在研讨会提起这个名词，很多人也都是会心一笑。 不知道从什么时候起，绕等长成了一种时尚，也成了
2021-01-20 12:11
