每次修改SCH生成PCB的时候，都会生成透明的网格，还要手动删除，怎么设置让他转换PCB时不出现，谢谢！
2012-02-16 13:48
为什么？我把原理图生成网络表都没有问题，但是到PCB布线哪里我只要把元器件（从网络表导过去的原件-如图右边）拖进黑色布线区元器件就变绿色的了，有的说是规则里设置问题，我
2015-08-07 11:29
cadence16.6生成网表后原理图与PCB不能交互，交互功能勾选了，原理图改网络重新生成网表
2021-09-09 17:10
protel99se可以用pcb生成网络表吗？可以的话怎么操作？
2011-11-17 10:29
用AD16和AD15都会出现在生成网络表那项，没得protel这项。不知道如果生成网络，PCB板界面如果更新原理图？求大神赐教。。。
2016-07-26 08:06
`原理图导成pcb后怎么有这个绿色的网格，能取消吗？`
2013-07-26 09:33
关于PROTELL ***生成的网络表文件和PCB规则检查产生的文件夹都是乱码的问题？？？？？/////请问大虾们，我的网络表文件为什么是乱码呢？？
2015-04-13 22:32
allegro第三方生成网表如何实现与allegro pcb交互设计
2014-10-28 10:37
画PCB铺地时候，什么时候铺实地什么时候网格地，有什么区别？求教！！！！！！！！！！！！
2019-02-13 06:36
在生成网表时报Error，【ALG0030】Unable to read design "d:\PCB\test\test.dsn"为什么呢，请高手说明，谢谢
2013-03-26 16:04
