很多教程画pcb封装都是用向导或直接复制，我自己画排针的封装，关联的时候或最后导入pcb图老是有错误，我这个管脚对的正确吗，然后，原理图没毛病，但最后导的pcb图很多地
2019-03-25 07:35
cadence生成网络表，没有错误信息，但是也没有生成文件
2014-03-15 22:52
KEIL编译时为什么没有错误却不能生成hex文件，大家看看
2014-01-04 16:53
protel99生成网络表有些元件没有连线.在添加网络表时有一些元件没有飞线。ERC检查没有问题，然后加载到PCB时也没有错误提示，封装引脚也没有问题，网络标签页放置正
2019-09-29 10:32
第一回画，还请大佬们多多指教！还有就是最开始生成PCB时有原理图名字的那个框需不需要保留呢？（图4 上看起来像涂层的那个框）
2019-08-20 22:58
我用Project>compile PCB Project for xxx.Propcb，pcb里面明明有很多飞线没连，但是messages里面没有错误我用AD18，是怎么回事啊？
2019-09-23 05:38
画完原理图之后 编译没什么大问题之后再工程里新建一个PCB文件 在原理图里生成PCB弹出ECO 单击Validate Changes之后是没有错误的 之后Execute
2017-03-14 16:42
求各位大神看看，keil中一直显示有错误
2021-12-08 09:36
Quartus ii 13.0sp1安装device时有错 求救
2013-08-27 15:40
请问一下，Altium designer画了个PCB，用DRC校验没有错误，但在报告中显示有未连接的线这个问题应该怎样解决啊？
2019-07-29 21:46
