• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • 高速数字PCB的等线设计思路

    线,通常它不需经过任何其它逻辑处理,因而其延时会小于其它相关信号。高速数字PCB的等线长是为了使各信号的延迟差保持在一个范围内,保证系统在同一周期内读取的数据的有效性(延迟差超过一个时钟周期时会错读

    2019-05-21 07:14

  • PCB蛇形走线有什么作用

    PCB蛇形走线有什么作用PCB上的任何一条走线在通过高频信号的情况下都会对该信号造成时延时,麦|斯|艾|姆|P|CB样

    2013-08-29 15:43

  • pcb蛇形走线

    ;=2倍的线宽。PCI上的蛇行线就是为了适应PCI 33MHzClock的线长要求。若在一般普通PCB中,是一个分布参数的 LC滤波器,还可作为收音机天线的电感线圈

    2019-05-22 02:48

  • 使用USART最简单的情况是使用3根线

    使用USART最简单的情况是使用3根线:Tx用于 数据发送,Rx用于数据接收,GND是信号地线,提供通信双方的参考电平。实现的功能: 1、通过串口发送数据;2、中断方式接收数据,并将接收到的数据

    2021-08-04 06:54

  • 发精品】PCB布线设计

    本帖最后由 kuyuan 于 2010-12-22 16:05 编辑 【发精品】PCB布线设计从pspice技术支持中心偷来的,那里面资料挺不错的,和大家分享,pspice技术支持中心

    2010-12-22 16:04

  • PCB差分走线的阻抗控制技术(二)

    “coupon”走线的间距不同,会导致测试点与走线之间带来阻抗不连续。而PCB内的真实差分走线末端(即芯片的

    2019-05-29 07:49

  • 我的PCB线经验归纳

    及多层布线。PCB 的设计过程是一个复杂的过程,要想很好地掌握它,需电子爱好者自已去体会, 才能得到其中的真谛。下面将针对实际布线中可能遇到的一些情况,分析其合理性,并给出一些比较优化的走线策略。 一

    2014-12-16 09:47

  • PCB层数和过孔之间走线布线

    0.70mm。设置完成后焊接制作界面截图如下图所示。BGA焊盘设计(3)测量BGA引脚之间的间距为39.37mil(1.0mm),两个焊盘之间平行布线区域为19.2910mil。对角线之间的距离为

    2020-07-06 15:58

  • PCB设计走线注意事项

    1.1 PCB上预划分数字、模拟、DAA信号布线区域。1.2 数字、模拟元器件及相应走线尽量分开并放置於各自的布线区域内。1.3 高速数字信号走线尽量短。1.4 敏感

    2019-05-30 06:58

  • 自制pcb6层(附图)

    实现,在向里的2-3圈Pin需要就地打孔扇出,走线基本上要走L3或L4或Bottom层。4、对此运行400MHz的高速数字电路系统多层,应不应当进行信号完整性分析及如何分析。5、PCB的叠层顺序。6

    2011-10-21 09:48