• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • 高速PCB设计调整走线长

    所谓相对的就是要求线长度保持一致,保证信号同步到达若干个接收器。有时候在PCB上的一组信号线之间存在着相关性,比如总线,就需要对其长度进行校正,因为需要信号在接收端同步。其调整方法就是找出其中长的那根走线,然后将其

    2023-09-01 17:33

  • PCB设计时应该怎么做?控制DDR线长匹配来保证时序

    DDR布线在PCB设计中占有举足轻重的地位,设计成功的关键就是要保证系统有充足的时序裕量。要保证系统的时序,线长匹配又是一个重要的环节。我们来回顾一下,DDR布线,线长匹配的基本原则是:地址,控制

    2018-03-23 10:05

  • PCB布局的关键:尽量缩短开关节点走线长度?

    PCB布局的关键:尽量缩短开关节点走线长度?|深圳比创达EMC(2)

    2023-08-07 11:20

  • pcb如何在走线长度匹配中考虑整个信号带宽

    如果您阅读了许多PCB设计指南,尤其是有关并行协议和差分对布线的指南,则将看到很多关于走线长度匹配的内容。当您需要进行迹线长度匹配时,您的目标是最大程度地减少串行协议中的差分对,并行协议中的多个

    2021-01-05 10:56

  • Clock时钟电路PCB设计布局布线要求

    针对时钟电路PCB设计有以下注意事项: 1、晶体电路布局需要优先考虑,布局整体紧凑,布局时应与芯片在同一层并尽量靠近放置,以避免打过孔,晶体走线尽可能的短,远离干扰源,尽量远离板边缘; 2、如果出现晶体电路在布局过程中与

    2023-07-28 07:35

  • 看完这一篇你就在面对DDR布线时线长匹配的问题上胸有成竹

    DDR布线在PCB设计中占有举足轻重的地位,设计成功的关键就是要保证系统有充足的时序裕量。要保证系统的时序,线长匹配又是一个重要的环节。我们来回顾一下,DDR布线,线长匹配的基本原则是:地址,控制

    2017-09-01 14:03

  • PCB设计基本工艺要求

    PCB设计基本工艺要求 1.1 PCB 制造基本工艺及目前的制造水平*PCB 设计最好不要超越目前厂家批量生产时所能达到的技术水平,否则

    2010-04-10 22:28

  • 网络时钟同步有哪些要求?如何在5G网络中测试时间与时钟同步?

    网络时钟同步有哪些要求?要注意哪些问题?如何在5G网络中测试时间与时钟同步? 网络时钟同步是指在计算机网络中,各个时钟

    2024-01-16 16:03

  • PCB 设计之Expedition 等长设置

    在当前的PCB 设计当中,对于走线长度的要求越来越多。Expedition PCB 自动调线的功能强大。在PCB 的设计

    2018-05-15 10:49

  • pcb丝印的规范及要求_pcb丝印怎么加

    PCB板丝印层即文字层,它的作用是为了方便电路的安装和维修等,在PCB板的上下两表面印刷上所需要的标志图案和文字代号等,例如元件标号和标称值、元件外廓形状和厂家标志、生产日期等等。那么PCB板的丝印有哪些规范和

    2018-05-04 16:06