• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • 时钟抖动传递及其性能

    在本文中,我们将讨论抖动传递及其性能,以及相位噪声测量技术的局限性。 时钟抖动和边沿速率 图1显示了由一个通用公式表述的三种波形。该公式包括相位噪声项“φ(t)”和幅度噪声项“λ(t)。对评估的三个

    2022-11-23 07:59

  • 时钟抖动的理解

    时钟抖动的理解

    2016-10-05 12:08

  • 了解时钟抖动对高速ADC的影响

    DN1013- 了解时钟抖动对高速ADC的影响

    2019-07-17 06:41

  • 时钟抖动对高速链路性能的影响

    本文介绍时钟抖动对高速链路性能的影响。我们将重点介绍抖动预算基础。 用于在更远距离对日益增长的海量数据进行传输的一些标准不断出现。来自各行业的工程师们组成了各种委员会和标准机构,根据其开发标准的目标

    2022-11-23 06:59

  • JS-500时钟抖动解决方案

    JS-500时钟抖动解决方案

    2019-10-14 11:26

  • 时钟采样系统如何最大限度减少抖动

    很多人都知道,抖动(这是时钟边沿不确定性)是不好的现象,其不仅可导致噪声增加,而且还会降低数据转换器的有效位数 (ENOB)。例如,如果系统需要 100MHz 14(最小值)位的 ENOB,我们

    2022-11-21 07:26

  • 如何测量附加抖动

    时钟缓冲器的附加抖动。为什么抖动很重要?在当今数据通信、有线及无线基础设施以及其它高速应用等高级系统中,时钟抖动是整体系

    2022-11-22 07:13

  • I2C_SCL时钟抖动的相关资料分享

    I2C_SCL时钟抖动问题之“if条件判断分支” 软件优化一开始,我先给出一个比较常见的GPIO模拟的I2C的I2C_writeByte的代码,代码是从南京沁恒CH450的网站上download下来

    2022-01-25 07:15

  • PCB接地设计宝典4:采样时钟考量和混合信号接地的困惑根源

    采样时钟考量在高性能采样数据系统中,应使用低相位噪声晶体振荡器产生ADC(或DAC)采样时钟,因为采样时钟抖动会调制模拟输入/输出信号,并提高噪声和失真底。采样

    2014-11-20 10:58

  • 抖动高精度时钟发生器MAX3625B相关资料分享

    概述:MAX3625B是MAXIM公司生产的一款提供三路输出的低抖动,高精度时钟发生器。该MAX3625B是为网络应用而优化的低抖动,高精度时钟发生器。该器件集成一个晶

    2021-05-18 07:39