• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
  • 全部板块
    • 全部板块
大家还在搜
  • 不解?时序表,与pcb线间关系怎么看、、、

    本帖最后由 nanjingjing 于 2012-9-26 11:29 编辑 没布过高速板,对其pcb走线,不懂;只知道走线时,要根据文档的时序图去看一些时序参数;不知怎么看;如下的一个

    2012-09-26 11:24

  • 时序电路测试及应用

    时序电路测试及应用一、实验目的1.掌握常用时序电路分析,设计及测试方法。2.训练独立进行实验的技能.二、实验仪器及材料1.双踪示波器 &nbs

    2009-08-20 18:55

  • 什么是PCB测试点?

    PCB上的零件复杂多样,这些零件都符合规格吗?都可以进行焊接吗?如果不符合工艺要求,则不可以贸然制造,否则不可以使用。那么,在制造之前先进行测试,则显得尤为重要,这里便需要PCB

    2017-02-06 17:33

  • 关于时序仿真到上板测试这段问题

    `问题1:对 motion control 模块进行时序分析,提示时序有问题,而且时序仿真中发现有个子模块的常量输入显示为高阻态,但是做时序仿真出来的结果缺是对的。问题

    2017-08-22 09:56

  • 高速PCB设计 时序问题(一)共同时钟系统

    对于广大PCB设计工程师而言,提到时序问题,觉得比较茫然,看到时序图,更是一头雾水,感觉时序问题很高深。大家平常的设计中,最常见的是各种等长关系,网上流传的Layou

    2014-10-21 09:35

  • 在DDR的PCB布线中怎样保证32位数据的时序呢?

    在DDR的PCB布线中提到,数据线可以分组等长,各组之间可以不等长,那怎样保证32位数据的时序呢?

    2023-04-11 17:36

  • 基于FPGA的PCB测试机硬件电路设计方案

       摘要:为了提高PCB 测试机的测试速度,简化电路板的设计,提高系统的可重构性和测试算法移植的方便性,提出了一种基于FPGA的

    2018-08-27 15:54

  • PCB测试

    上传一个关于PCB测试的文件,包含在附件中了!供大家参考!

    2012-09-11 10:47

  • 在DDR的PCB布线中怎样保证32位数据的时序呢?

    在DDR的PCB布线中提到,数据线可以分组等长,各组之间可以不等长,那怎样保证32位数据的时序呢?

    2023-04-10 16:49

  • 如何利用SDRAM控制器设计一个方便使用的内存时序测试软件工具?

    本文利用C-NOVA公司数字电视MPEG-2解码芯片AVIA9700内置的SDRAM控制器所提供的时序补偿机制,设计了一个方便使用的内存时序测试软件工具,利用这个工具,开发测试

    2021-06-07 06:19