在近期的一个testcase调试中，遇到一个std::randomize随机结果不符合预期的现象。
2023-10-29 15:57
使用AD13打开一个即要导出坐标文件的PCB文件，然后选择“Edit（编辑）”→“Origin（原点）”→“Reset（复位）”，对
2019-05-31 14:53
打开所需的PCB文件，在菜单栏中选择工具、在工具下拉菜单中选择基本脚本中的横向菜单上基本脚本，鼠标单击。
2019-05-31 15:09
如何导入导出SCL源文件？
2023-01-16 10:41
操作人员责任心不强，焊接技术不熟练，他们多数人是电工班里的多面手焊工，对立焊的操作技能差。
2019-12-12 10:00
HLS导出的.xo文件如何导入到Vitis里面？需要把.xo文件解压，然后把文件夹导入到Vitis Kernel/src文件
2022-08-03 11:20
首先，我们需要了解脚本中的原理。在PADS导出BOM的脚本中，一般会读取元器件的相关信息，如元器件编号、名称、数量等。我们需要在脚本中增加元器件层信息的读取，以及在整理元器件时对层信息进行判断，从而实现元器件分顶层和底层的归类统计。
2023-09-23 09:24
当一款硬件产品进入小批量试产阶段时，往往会按照代工厂的要求对生产工艺进行一些调整，例如封装大小，焊盘间距等等，也就是常说的DFM。在代工厂反馈的问题当中，有一类问题我遇到的最多，就是我所采用的封装不符合工厂的设计规范，需要对器件的封装做出调整。
2019-06-08 09:33
几年前，我正在支持振荡器客户，我们遇到了相关问题，即他的测量与我的相比。与规格和部件的典型性能相比，他的周期抖动测量值没有任何意义。 我知道我们要用类似的板，电缆，终端，测试设备，并至少尝试相同的测量。我们甚至有非常相似的示波器。当我让他向我发送波形图时，我开始怀疑他的设备是否有些不对劲。答对了！他的波形是我的波形的一小部分，我知道这很可能是差异的根源。
2018-07-16 11:32
在PCB设计中，若需提取特定封装，传统用Allegro自带导出方法需通过"File→Export→Libraries"导出全部封装库文件。
2025-04-16 17:33
