如何使用参数化约束进行PCB设计？
2021-04-27 06:42
ALLEGRO画PCB板在约束线宽，线间距时出现STM32部分引脚DRC（PP）错误，关闭DRC PIN检查，错误消失，求大神指导，新人刚刚学习！！！
2018-08-14 16:57
时序约束文件SDC支持哪些约束？
2023-08-11 09:27
物理约束文件ADC可做哪些约束？
2023-08-11 08:37
我是一个FPGA初学者，关于时序约束一直不是很明白，时序约束有什么用呢？我只会全局时钟的时序约束，如何进行其他时序约束呢？时序约
2012-07-04 09:45
嗨，大家好，据我所知，OFFSET约束强加于所有输入PAD。在我的设计中，使用了两个时钟输入。因此，PAD上的输入信号应分组为：1.需要OFFSET约束时间值＃1，参考时钟输入＃12.需要
2019-05-29 13:51
VGA驱动接口时序设计之3时钟约束本文节选自特权同学的图书《FPGA设计实战演练（逻辑篇）》配套例程下载链接：http://pan.baidu.com/s/1pJ5bCtt 如图8.26所示
2015-07-30 22:07
嵌入式硬件开发的布局及约束设置是怎样的
2021-12-23 08:56
系统时钟,即data[11:0]的时钟是clkfx, 用clkfx_180作为DAC的时钟.请教应该怎样加约束.
2012-03-29 09:51
嗨，我在我的项目中使用Zynq 7000TEMAC核心。设计工具是ISE。根据核心的示例设计，除了约束控制LED之外，我已经得到了所需的约束。我使用的板是Digilent的Zybo。现在，由Zybo提供并由xilinx IP核提供的
2020-05-14 08:33
