等长走线的目的就是为了尽可能的减少所有相关信号在 PCB 上的传输延迟的差异。至于 USB/SATA/PCIE 等串行信号，并没有上述并行总线的时钟概念，其时钟是隐含在串行数据中的。数据发送方将时钟
2019-04-26 15:27
tools/equalize net lengths这个命令就是在protel中手动布等长线的工具,这个就是让不同的网络布线等长.最后可以在REPORT中报
2010-06-21 14:50
经常画高速板的同学都知道，10个高速板有9个要绕等长，而且内存出现的频率尤其频繁，整的现在画板子不绕两下都有点不习惯。好在上期给大家介绍了几种快的不能再快的绕等长的方法，用allegro绕
2018-11-11 10:55
PCB设计中常见的走线等长要求
2023-11-24 14:25
在PCB设计中，等长走线主要是针对一些高速的并行总线来讲的。 由于这类并行总线往往有多根数据信号基于同一个时钟采样，每个时钟周期可能要采样两次（DDRSDRAM）甚至4次，而随着芯片运行频率的提高
2020-10-24 09:29
1.关于等长 第一次听到“绕等长工程师”这个称号的时候，我和我的小伙伴们都惊呆了。每次在研讨会提起这个名词，很多人也都是会心一笑。 不知道从什么时候起，绕等长成了一种时尚，也成了
2021-01-20 12:11
目前，画PCB板的软件有很多，对于初学者来说可能不知道如何选择PCB板画图软件，所以在这里我们不妨给大家推荐四款比较好的，也是工程师常用的PCB板画图软件，以下这四款软
2019-04-18 15:39
不知道你有没有在画PCB呢，在画的时候，遇到了些什么问题呢？
2023-11-13 14:18
在 PCB 设计中，等长走线主要是针对一些高速的并行总线来讲的。由于这类并行总线往往有多根数据信号基于同一个时钟采样，每个时钟周期可能要采样两次（DDR SDRAM）甚至 4 次，而随着芯片运行
2020-11-22 11:54
本文总结一下AD画PCB的步骤，以防时间久了忘记一些小步骤。现在所用着的AD版本为AD17。
2020-02-24 16:53
