经常画高速板的同学都知道，10个高速板有9个要绕等长，而且内存出现的频率尤其频繁，整的现在画板子不绕两下都有点不习惯。好在上期给大家介绍了几种快的不能再快的绕等长的方法，用allegro绕
2018-11-11 10:55
不知道你有没有在画PCB呢，在画的时候，遇到了些什么问题呢？
2023-11-13 14:18
在 PCB 设计中，等长走线主要是针对一些高速的并行总线来讲的。由于这类并行总线往往有多根数据信号基于同一个时钟采样，每个时钟周期可能要采样两次（DDR SDRAM）甚至 4 次，而随着芯片运行
2020-11-22 11:54
在当前的PCB 设计当中，对于走线长度的要求越来越多。Expedition PCB 自动调线的功能强大。在PCB 的设计当中若能最大限度地使用Expedition PCB
2018-05-15 10:49
双层pcb板正反两面都有布线，元器件可以焊接在正面，也可以焊接在反面，双层线路板这种电路板的两面都有元器件和布线，不容质疑，设计双层PCB板的难度要高更多，下面我们来分析下双层pcb板布线规则并分享给大家如何
2017-08-26 16:03
有了单线的自动等长，那就肯定不会放过板上随处可见的差分了，看大招——Auto-interactive Phase Tune。现在板子的速率越来越高，板上的差分线也就跟着越来越多，对内等长的工作量自然就加大了。但是自从有了绕线新功能，就再也不担心绕
2018-10-19 15:33
在使用Altium Designer 画PCB时，多数时候画双面板的比较多，但有时抗信号干扰要求更高的情况下，可能会设计四层板或者更多层板，下面以Altium Designer09软件为例，介绍如何
2019-05-17 14:42
有的元件在库里找不到是要自己画的，其实实际中还是自己画好，最后有一个自己的库，那才叫方便呢。画的过程是启动FILE/NEW——》选择SCH LIB——》这就进入了零件编辑库——》画完后在该元件上又键TOOLS—REN
2019-08-20 15:04
但是我们做设计时有时发现DDR器件等长没有做，其成品也可正常运行，并没产生影响，原因一般是系统软件对此信号做了延时处理，软件上做了时序控制。对于带状线来说，每1ps延时对应的走线长度是6mil左右，所以一般信号组长度每相差6mil，其总延时在1ps。
2019-03-19 17:30
上述并行总线等长布线的概念。但因为这些串行信号都采用差分信号，为了保证差分信号的信号质量，对差分信号对的布线一般会要求等长且按总线规范的要求进行阻抗匹配的控制。
2018-11-29 15:34
