PCB的书籍上经常说：不要平行走线、加大平行走线的间距，避免干扰。但是，大多数没有告诉我们受到干扰的机理和模型是什么。而
2013-11-30 14:54
设计PCB电路时，如有很多靠近的平行走线，会对信号造成什么影响呢？
2023-04-10 15:52
设计中常见的布线方式，希望大家看后能有所启发。时钟的布线 时钟线是对EMC 影响最大的因素之一。在时钟线上应少打过孔，尽量避免和其它信号线并行走线，且应远离一般信号
2019-08-20 15:27
最优。今天，小编梳理了PCB设计中常见的布线方式，希望大家看后能有所启发。 时钟的布线时钟线是对EMC 影响最大的因素之一。在时钟线上应少打过孔，尽量避免和其它信号线并行走
2020-02-28 10:50
ADC出来到FPGA的并行数据线在PCB布线的时候是绕等长好还是不绕的好？MT-201笔记里的原话是“布设连接到接收器的数字走线时，请勿采用大量“转接”(tromboning)来使所有走
2018-08-22 08:18
线上串入一个33 欧姆的电阻。（六）串扰串扰是指并行走线之间有害的耦合。两种类型的串扰：前向（电容性的）和后向（感应性的）。前向串扰主要是由于两个长的并行信号之间的相互电容导致，其中一个信号跳变时会
2018-09-21 10:28
ADC出来到FPGA的并行数据线在PCB布线的时候是绕等长好还是不绕的好？MT-201笔记里的原话是“布设连接到接收器的数字走线时，请勿采用大量“转接”(tromboning)来使所有走
2023-12-14 07:11
线和蛇形线组合的走线方式是一个不错的解决方法。大家可以看到本次ARM DIY PCB上STM32F103Ze到SRAM之间正是采用的这一方法实现的等长走
2012-12-04 23:14
datasheet的顺序要求，往往需要保证数据总线等长和地址线等长，这个时候使用交互式并行走线和蛇形线组合的走线方式是一
2012-03-30 10:18
本文总结了并行PCB设计各个阶段的关键准则。
2021-02-24 08:36
