PCB的书籍上经常说：不要平行走线、加大平行走线的间距，避免干扰。但是，
2013-11-30 14:54
设计PCB电路时，如有很多靠近的平行走线，会对信号造成什么影响呢？
2023-04-10 15:52
设计中常见的布线方式，希望大家看后能有所启发。时钟的布线 时钟线是对EMC 影响最大的因素之一。在时钟线上应少打过孔，尽量避免和其它信号线并行走线，且应远离一般信号
2019-08-20 15:27
电磁干扰是由电磁效应而造成的干扰，由于PCB上的元器件及布线越来越密集，如果设计不当就会产生电磁干扰。 为了抑制电磁干扰
2018-08-31 11:09
最优。今天，小编梳理了PCB设计中常见的布线方式，希望大家看后能有所启发。 时钟的布线时钟线是对EMC 影响最大的因素之一。在时钟线上应少打过孔，尽量避免和其它信号线并行走
2020-02-28 10:50
线上串入一个33 欧姆的电阻。（六）串扰串扰是指并行走线之间有害的耦合。两种类型的串扰：前向（电容性的）和后向（感应性的）。前向串扰主要是由于两个长的并行信号之间的相互电容导致，其中一个信号跳变时会
2018-09-21 10:28
PCB板设计信号线想降低电磁干扰，准备在走线的周围打一些过孔不知道能不能降低，如果能降低过孔的距离标准是什么？请大神们赐教。
2018-02-24 09:05
，信号线的走向、宽度、线间隔的不合理规划，或许形成信号传输线之间的穿插干扰;其他，系统电源本身还存在噪声干扰，所以在规划射频电路板时必定要概括考虑，合理布线。布线时，所
2023-06-08 14:48
产生的干扰问题，这里提供两种思路，一是增大d，另外一个方法是在两并行走线中加入地线。七、“寄生电感”由电磁感应知识可知，并行走线
2014-09-04 00:13
线是以并行走线的同类型（AB或者DB）走线最长者作为蛇形线走线长度约束）。⑥差分信号走
2012-12-04 23:14
