在DDR的PCB布线中提到，数据线可以分组等长，各组之间可以不等长，那怎样保证32位数据的时序呢？
2023-04-11 17:36
在DDR的PCB布线中提到，数据线可以分组等长，各组之间可以不等长，那怎样保证32位数据的时序呢？
2023-04-10 16:49
pcb布线过孔与绕线的选择问题。在布线的时候没存与mcu fpga靠的很近，这样可以减少。路线长度本应是理想的事情。可是做了等长却很难。所以采用蛇形方法 但是我在实际绘制过程当中，如果使用过
2020-11-10 16:30
布线没通过，时序也没通过，想知道布线失败是不是时序违例导致的，还是有其它原因？也就是说，时序不通过的时候
2015-01-04 11:12
在PCB设计中，布线是完成产品设计的重要步骤，可以说前面的准备工作都是为它而做的， 在整个PCB中，以布线的设计过程限定最高，技巧最细、工作量最大。
2010-02-10 12:47
PCB布线很重要，各种PCB布线完成之后，就ok了吗？很显然，不是！PCB布线
2014-11-18 09:37
90/65nm下后端设计中由于多模式-角落,以及布局布线工具和签收工具之间的误差性,布线后修复各种时序违规如渡越时间、负载、建立时间、保持时间、串扰等将是一项十分耗时的工作。如何快速修复各种违规
2010-05-28 13:41
Card被分为A-F六个版本，各个版本之间的差异在表格中可以清楚看出来。差异主要在：条上内存颗粒数量、内存颗粒的位宽、内存条的Rank。这个版本的意思其实是内存条的不同组织形式，每个版本的特征与将来PCB布局布线、和内存条的频率
2019-05-28 07:28
在PCB设计中，布线是完成产品设计的重要步骤，可以说前面的准备工作都是为它而做的， 在整个PCB 中，以布线的设计过程限定最高，技巧最细、工作量最大。
2012-10-13 20:38
Cadence高速PCB布线时的时序分析列位看观，在上一次的连载中，我们介绍了什么是时序电路，时序分析的两种分类（同步和
2009-07-01 17:26
