• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
  • 全部板块
    • 全部板块
大家还在搜
  • 如何降低PCB设计的风险

    设计PCB的过程中,我们要克服很多问题。比如:元器件的选择,节约成本,元器件间的兼容问题,以及本文所阐述的如何规避PCB设计风险等其他问题,该怎么有效的设置呢?所以了解这些问题,更能高效的完成一款

    2020-10-21 15:15

  • 降低pcb设计风险的三点技巧

    PCB设计过程中,如果能提前预知可能的风险,提前进行规避,PCB设计成功率会大幅度提高。很多公司评估项目的时候会有一个PCB设计一板成功率的指标。 提高一板成功率关键就

    2017-01-11 10:14

  • 降低PCB设计风险的三点技巧

    PCB设计过程中,如果能提前预知可能的风险,提前进行规避,PCB设计成功率会大幅度提高。很多公司评估项目的时候会有一个PCB设计一板成功率的指标。提高一板成功率关键就在

    2014-12-22 11:22

  • 降低PCB设计风险的三点技巧(于博士信号完整性)

    了众多的问题,可能需要打好几版,调试很长时间,PCB设计风险存在了。其实如果了解系统的设计方法,这些完全可以避免。接下来我们就来谈谈降低PCB设计

    2017-02-28 16:13

  • PCB设计中存在的漏洞有哪些?

    现如今,PCB设计的技术虽然不断提升,但不代表PCB设计工艺过程中没有问题。其实,任何领域或多或少都存在问题。本文我们就说说PCB设计中

    2020-10-30 07:55

  • 单片机解密,芯片解密是否存在风险?

    失败的概率。上面的原因可能就造成单片机解密的失败。对于单片机解密是否损坏母片?单片机解密解密存在损坏母片的概率,大概有0.3%的概率,所以也请客户考虑这种风险。我们目前单片机解密有两种做法,一种是软件

    2011-09-15 13:56

  • 连接器上连接3.3V的LVTT Lsignal,是否存在损坏FPGA的风险

    你好,我正在使用带有Virtex 2 pro的evualuation板。我的I / O连接到2.5V供电的存储体。如果在此连接器上连接3.3V的LVTT Lsignal,是否存在损坏FPGA的风险?谢谢你的回答。消息由jeromefievet于02-02-2010

    2020-06-03 15:35

  • 【转】智能家居存在哪些信息安全风险和关键问题

    用,但这样的话,今后智能家居产品的互联互通就很难做到了。 (三)智能家居产品中存在哪些安全风险和关键问题 在智能家居应用中,家庭是一个可信任的隐私区域,而互联网则是一个不可信任的开放区域,当数据从

    2018-04-08 21:52

  • 工程师荐读!PCB设计避坑指南(图文结合、视频演示)

    。网格铺铜:为提高PCB的散热性能,以及防止防焊油墨脱落等,将铜皮设计为网格状。在生产制造时网格的间距和线宽小存在一定的生产难度。孔环大小:插件孔焊环小存在无法焊接的问题,过孔的孔环小,

    2022-11-29 20:28

  • PCB板可制造性设计需要引起广大工程师的注意!设计好的PCB板无法生产成实物电路板很麻烦啊

    PCB板实现的。所以说,PCB设计在任何项目中都是不可缺少的一个环节。PCB板可制造性设计需要引起广大工程师的注意。但实际情况往往是:在

    2022-09-01 18:27