`pads中某个区域不能自动布线 顶层和底层都不能布关掉规则后就可以布了怎么回事啊？？？？？又没设禁止布线区 求助～`
2013-07-01 17:48
各位论坛的朋友，请问在Altium Designer 16中怎么实现PCB板框挖空啊？谢谢您的回答！
2016-10-10 17:07
在进行PCB设计时，网络变压器下面会设置有route keepout区域，并对下方的地平面挖空，如下图所示：[url=][img=1,0][/img][/url]个人对这种要求的理解是为了降低共模
2019-02-16 18:15
在音频分析领域，看老外的板子，使用运放AD797搭建电路作为ADC的前级驱动电路，PCB的接地层中，在AD797及其周围电路元器件下方，接地层部分被挖空；这跟接底层最好是完整的这一原则比较矛盾。不知道AD797下方的接地层被
2023-11-22 06:06
贴片晶振的PCB layout需要注意哪些晶振相邻层挖空是如何控制寄生电容Cp的呢？为什么温度会影响晶振频率呢？
2021-02-26 07:43
某些运放手册上写的，为了降低寄生电容，将管腿下的平面层挖空；那么比如电源和地管腿下的平面层也需要挖空吗？
2018-08-07 06:44
我用的AD17，用place-solid Region花了一大块铜皮连接电源网络，直接覆盖了几个电容的焊盘，现在想把这些电容的焊盘做成热焊盘的样子，要不然焊接的时候散热太快，但是没有办法用keep out和pour cutout来做挖空区域。请教下熟练的兄弟有什么
2017-07-24 17:33
你好，我需要指示MAP不要自动将逻辑放在芯片的某个区域。但我想在该区域手动放置逻辑（LOC禁区）。我怎样才能做到这一点？谢谢以上来自于谷歌翻译以下为原文Hello,I
2018-11-05 11:39
如下图所示，在铜皮上放置了挖空(void)之后，这个挖空区域怎样才能删除？谢谢
2019-09-17 05:35
不小心把一块铜皮中间挖空了，怎么把挖空部分铜皮补回来
2019-06-26 22:41
