导入网络表时候器件排列乱七八糟的为什么啊求大神们帮帮啊
2013-01-17 22:42
allegro pcb desiger 导入网表文件出现这个问题，放置元件cannot load symbol'封装名'库的路径设置没问题。
2017-01-09 22:10
是这个样子的，我画好SCH图后，检查好封装，生成网络列表后，在PCB中导入网络列表后也没有出错，但是在导入PCB后有部分
2012-10-04 23:40
cadence allegro 16.5软件pcb导入网表时出现以下错误，导致导入失败，无法添加和预览封转元件，求大神解答
2015-12-16 13:37
如题，网络表没有任何错误，PCb中导入网络表后，所有封装都在，但是很多元件没有连线，检查了SCH原理图，连接没问题啊，交叉点也加了连接点，原理图检查了若干遍，可就是
2013-01-17 14:46
protel99se 中在PCB文件里面导入网络表成功后,保存就显示backup of PCB1.PCB is too large ,退出后再进去，发现之前导入进去的元
2012-12-16 17:48
cadence16.5导入PCb导入网表显示失败，怎么办，新手刚入门
2015-12-14 21:40
小弟近日帮人完成一个protel99se 的pcb半成品，导入网络图时总是说footprint something not found in library 具体如下：footprint KEY
2011-01-24 09:54
allegro第三方导入网表时提示找不到元件编号也找不到，库的路径都设对了。
2014-12-15 16:20
在AD09的PCB绘制中，导入器件后，很多一样的器件重叠在一起，有什么方法能够比较快速的将其分开吗？
2016-03-18 20:04
