我使用ADF4351,其输出在中心频率偏移184k附近有杂散输出,通过减小环路带宽,减小充电电流等,杂散有一定的降低, 此时带来靠近中心频率出的
2018-10-12 09:24
经常容易搞错AM，FM或PM，他们很难区分呢？时钟相位噪声图中的杂散信号为什么会影响时钟的总抖动？
2021-03-05 08:06
作为最重要的设计参数之一，选择环路带宽涉及到抖动、相位噪声、锁定时间或杂散之间的平衡。适合抖动的最优环路带宽BWJIT也是数据转换器时钟等许多时钟应用的最佳选择。如果BWJIT并非最佳选择，首先要
2018-08-29 16:02
和AD9517-3时钟芯片模拟电源均采用低噪声LDO。 采集到的数据用cool打开后，如下图所示：在 20M30M 40M 50M 60M 80M 90M均有杂散 想请教一下这些
2023-12-08 06:52
和AD9517-3时钟芯片模拟电源均采用低噪声LDO。 采集到的数据用cool打开后，如下图所示：在 20M30M 40M 50M 60M 80M 90M均有杂散 想请教一下这些
2019-01-25 08:21
小数分频器整数边界杂散问题的提出小数分频器整数边界杂散的优化设计
2021-04-19 08:32
我在看ADC供电部分的时候，看到边带杂散和开关杂散这两词不知道它的含义。请问下大家它们的含义以及它们将会对电路造成什么影响？ 谢谢大家了！！！！！
2024-12-31 06:32
虽然目前的高分辨率SAR ADC和Σ-Δ ADC可提供高分辨率和低噪声，但系统设计师们可能难以实现数据手册上的额定SNR性能。而要达到最佳SFDR，也就是在系统信号链中实现无杂散的干净噪底，可能就更加困难了。
2019-08-12 06:51
前段时间做了一个关于AD9958的板子，输出频率在14MHz到22MHz，从其PDF资料上的相位噪声曲线看，15MHz在10KHz以内的杂散非常好，而实际上做出来近端几百Hz的
2019-02-22 08:27
串扰是由于线路之间的耦合引发的信号和噪声等的传播，也称为“串音干扰”。特别是“串音”在模拟通讯时代是字如其意、一目了然的表达。两根线（也包括PCB的薄膜布线）独立的情况下，相互间应该不会有电气信号
2019-08-08 06:21
